反潮流的TSV

几十年来，半导体技术的进步一直以不断缩小的纳米尺寸来衡量。但随着晶体管尺寸缩小速度放缓，瓶颈已从器件转移到互连，先进封装成为新的前沿领域。采用硅通孔（TSV）的硅中介层实现了高密度2.5D集成，缩短了信号路径，并支持远超衬底和引线键合所能提供的带宽。

下一阶段的发展趋势与直觉相反：更大的TSV（宽度可达50μm，深度可达300μm）蚀刻到更厚的中介层中，可带来更好的电气性能、更稳定的电源传输、更佳的散热性能和更高的制造良率。

从引线键合到中介层

这段旅程始于引线键合，这是20世纪的标准互连技术。随后出现了倒装芯片封装，缩小了互连尺寸并减少了寄生效应（会降低信号传输质量的电阻、电容和电感效应）。然而，即使是倒装芯片也无法满足日益增长的对更高带宽和更快多芯片间通信速度的需求。到了21世纪初，硅中介层应运而生，它提供了：用于细间距布线的重分布层（RDL）；用于垂直集成的密集型TSV阵列；以及用于存储器和逻辑集成的平台。这些进步推动了诸如Xilinx FPGA Virtex 7、GPU和AI加速器等突破性技术的出现，并为高性能集成提供了一个持续演进的模板。

2.5D 和 3D 集成领域最重要的创新之一是 TSV（硅通孔）的引入（图 1）。TSV 是现代半导体封装的垂直通道——它是一种贯穿硅晶圆、芯片或中介层的电互连，能够实现芯片间的直接通信，并高效地在 3D 堆叠芯片的各层之间或 2.5D 中介层上的组件之间传输电源和信号。与传统的引线键合（其路径更长、电阻更大）不同，TSV 能够形成高密度垂直连接，从而降低信号延迟、提高带宽并增强整体系统性能。

中介层本质上是一小块硅或其他衬底材料，用作硅芯片和印刷电路板 (PCB) 之间的中间层。它在连接不同芯片的微电子电路并促进它们之间的通信方面发挥着关键作用。中介层通过提供高密度互连平台，显著增强了电子设备的功能和性能。

用于高级封装的中介层需要根据特定的芯片封装和封装基板进行定制设计。从这个意义上讲，中介层很像裸电路板；它们提供了一个平台，完整的封装将在此组装。所有中介层的设计都旨在发挥三个重要作用：为异构集成组件中的半导体芯片提供安装表面、为了使半导体芯片之间能够形成连接、将整个堆叠结构重新连接到封装基板上

该结构包含一组小型过孔（称为硅通孔，或TSV）和小型焊盘，用于连接封装内的半导体芯片。中介层连接回封装基板，便于在组件之间以及与封装外部进行进一步布线。基板的底面包含一个焊球阵列（BGA封装），可以组装到PCB上的焊盘图案中。

在TSV区域和中介层顶层的微凸点之间是重分布层（RDL）。该层包含主要的水平界面连接，用于连接中介层顶层的元件芯片。RDL中的互连结构类似于HDI PCB中的盲孔/埋孔。

中介层通常由三种材料制成：硅、玻璃或有机衬底。中介层完全由代工厂制造（台积电是主要供应商），包括与封装衬底和半导体芯片键合的硅通孔 (TSV) 和水平互连。中介层可以设计成两种功能：作为有源器件或无源器件。

硅中介层的一个主要应用是将高带宽内存 (HBM) 连接到高速处理器（图 2）。每个 HBM 器件本身都是一个由 TSV 构建的 3D 堆叠结构，包含多个 DRAM 芯片和一个逻辑层。单个 HBM 的传输速率最高可达 256 GB/s。硅中介层是将数据流传输到处理器的最有效方式。多个 HBM 可以与 GPU 集成在同一个中介层上，从而实现 1TB/s 或更高的数据传输速率。

为什么越大越好

尽管TSV的制造技术已发展数十年，但其高昂的工艺成本限制了TSV在现有应用领域之外的广泛普及。随着通孔变得更窄更深，制造成本也随之增加，因为更深的沟槽需要更长的蚀刻时间，连续衬层和阻挡层金属的沉积难度更大，而且为了确保连接的可靠性，铜镀层的控制也必须更加精确。因此，设备和材料供应商正致力于在降低成本的同时，生产出适用于各种应用的稳定可靠的TSV。

工艺的关键考虑因素是TSV对周围区域施加的机械和热应力。通孔的纵横比（特征深度与直径之比）越大，制造工艺对周围硅片产生的拉应力就越大，这会影响载流子迁移率，进而影响晶体管的开关速度。这就是工程师们所说的“禁入区”的原因，即必须没有任何有源电路的周围区域。然而，随着I/O数量的增加和TSV间距的缩小，所需的禁入区范围也在不断缩小。在某种程度上，芯片布局正在从系统层面（系统级协同优化）进行TSV布局优化，以便更有效地利用宝贵的硅片空间。工程师们也在探索TSV邻近效应的原因，这有助于最大限度地缩小该缓冲区的大小。

但是为了让更厚的中介层更平整，并且可以扩展到更大的尺寸，TSV 的纵横比必须更高，或者 TSV 的直径必须更大。实际上，纵横比已经接近当前制造技术的极限，无法保证良好的良率和合理的制造时间/成本。因此，TSV 的直径必须增大。更大直径的 TSV 的优势，除了支持更大的中介层尺寸外，还包括更高的功率传输和更低的高频损耗。

目前，传统TSV（直径通常为5-10μm，深度为50-100μm）正向下一代TSV（直径可达50μm，深度可达300μm）过渡。小型TSV非常适合低频、低功耗应用，例如移动通信和DRAM集成，但却难以满足人工智能和高性能计算（HPC）等应用对电流、散热和带宽的高要求。其较小的尺寸限制了其可处理的电流，导致电阻损耗增加，从而降低信号完整性，尤其是在高频工作条件下。此外，这些小型TSV的散热能力有限，对热敏元件构成重大挑战。

更大的TSV专为这些类型的环境而设计。更大TSV的优势包括：

• 更高的频率 – 随着行业向异构集成和多芯片架构发展，对芯片间更快传输的需求显著增加。更大的TSV具有更大的横截面积，可以支持更高的数据速率并实现信号的并行传输。
• 更高的功率传输 – 更大的通孔可以承载更大的电流，电阻更低，从而降低IR压降，并实现更快的芯片间通信。
• 增强的信号完整性 – 更宽的TSV可以降低电感，这对于5G等高频应用至关重要。
• 散热管理 – 由于TSV起到热管的作用，更大的通孔可以更有效地散热，保护堆叠芯片免受热应力的影响。
• 制造稳健性 – 更低的纵横比简化了深反应离子刻蚀和镀铜工艺，降低了缺陷率并提高了良率。
• 改进组装操作——更厚的中介层不易开裂，因此组装起来更加坚固耐用。

权衡取舍

更大的TSV并非没有挑战，例如，由于铜（18ppm/°C）和硅（2.8ppm/°C）的热膨胀系数不匹配，机械应力会增加，而且这种不匹配会随着通孔尺寸的增大而加剧。此外，由于更宽的通孔会减少中介层上的可用布线空间，因此面积也会受到影响。最后，更大的TSV会增加材料成本，因为每个TSV需要更多的铜，这会增加电镀时间，从而增加成本，尽管良率的提高可以抵消部分成本（图3）。

预计更大尺寸TSV的应用领域包括高性能计算（HPC），例如服务器和百亿亿次级超级计算机，这些应用需要海量带宽和可靠的电源供应。此外，训练用于人工智能（AI）的大型神经网络需要超高速HBM链路，而更大尺寸的TSV能够提供更强大的链路稳定性。同时，低延迟、高频的5G基础设施系统需要信号完整性，而小型TSV难以满足这一需求。最后，用于高级驾驶辅助系统（ADAS）和自动驾驶系统的汽车电子产品需要坚固耐用的封装和可靠的散热性能，而更大尺寸的TSV能够提供这些性能，并能保证较长的使用寿命。

未来的中介层将集成更多功能和材料，例如CPU、GPU、内存、射频和光子器件的异构集成；用于对抗铜应力和电迁移的新材料；通过热通孔、均热板或微流控技术实现嵌入式冷却；以及成本缩放，使支持TSV的中介层在消费电子设备中具有成本效益。

从 5-10μm 直径的 TSVS 到 50μm 直径的 TSVS 的转变，代表着封装理念的根本性转变。通过采用更大、更坚固的通孔，硅中介层能够应对下一代工作负载在频率、功耗和散热方面的挑战。这种演进确保了摩尔定律的延续——不仅体现在晶体管尺寸的缩小上，更体现在更智能、更强大的封装技术上。

本文来自微信公众号“半导体行业观察”（ID：icbank），作者：Chuck，36氪经授权发布。