Der gegen die Strömung ankämpfende TSV

Seit mehreren Jahrzehnten wird der Fortschritt in der Halbleitertechnologie anhand immer kleinerer Nanometergrößen gemessen. Doch mit der Verlangsamung der Verkleinerung von Transistoren hat sich die Engstelle von den Bauelementen auf die Verschaltungen verlagert, und die fortschrittliche Verkapselung ist zum neuen Vorstoßgebiet geworden. Siliziuminterposer mit Through-Silicon Vias (TSV) ermöglichen eine hochdichte 2,5D-Integration, verkürzen die Signalwege und unterstützen eine Bandbreite, die weit über die hinausgeht, die Substrate und Drahtbonding bieten können.

Die nächste Entwicklungstrend ist dem Intuition entgegen: Größere TSVs (mit einer Breite von bis zu 50 μm und einer Tiefe von bis zu 300 μm), die in dickere Interposer geätzt werden, können bessere elektrische Eigenschaften, eine stabilere Stromversorgung, bessere Wärmeableitung und eine höhere Fertigungsausbeute bieten.

Von Drahtbonding zu Interposer

Diese Reise begann mit dem Drahtbonding, der Standardverbindungstechnologie des 20. Jahrhunderts. Danach kam die Flip-Chip-Verkapselung hinzu, die die Größe der Verschaltungen verkleinerte und die parasitären Effekte (Widerstands-, Kapazitäts- und Induktivitätseffekte, die die Signalübertragungsqualität beeinträchtigen) verringerte. Doch selbst die Flip-Chip-Verkapselung kann nicht den wachsenden Bedarf an höherer Bandbreite und schnellerer Kommunikation zwischen mehreren Chips erfüllen. Anfang des 21. Jahrhunderts kamen die Siliziuminterposer auf den Markt, die bieten: Redistribution Layers (RDL) für fein beabstandete Verdrahtungen; dichte TSV-Arrays für die vertikale Integration; sowie eine Plattform für die Integration von Speicher und Logik. Diese Fortschritte haben die Entstehung von bahnbrechenden Technologien wie dem Xilinx FPGA Virtex 7, GPUs und KI-Beschleunigern vorangetrieben und ein sich ständig weiterentwickelndes Muster für die Hochleistungsintegration geschaffen.

Einer der wichtigsten Innovationen im Bereich der 2,5D- und 3D-Integration ist die Einführung von TSVs (Through-Silicon Vias) (Abbildung 1). TSVs sind die vertikalen Kanäle moderner Halbleiterverkapselungen – es handelt sich um elektrische Verbindungen, die durch Siliziumwafer, Chips oder Interposer gehen und eine direkte Kommunikation zwischen Chips ermöglichen sowie Strom und Signale effizient zwischen den Schichten von 3D-gespeicherten Chips oder zwischen den Komponenten auf einem 2,5D-Interposer übertragen können. Im Gegensatz zum herkömmlichen Drahtbonding (das längere Wege und höhere Widerstände hat) können TSVs hochdichte vertikale Verbindungen herstellen, wodurch die Signallatenz verringert, die Bandbreite erhöht und die Gesamtleistung des Systems verbessert wird.

Ein Interposer ist im Wesentlichen ein kleines Stück Silizium oder eines anderen Substratmaterials, das als Zwischenschicht zwischen Siliziumchips und gedruckten Leiterplatten (PCBs) dient. Es spielt eine Schlüsselrolle bei der Verbindung der Mikroelektronikschaltungen verschiedener Chips und der Förderung ihrer Kommunikation. Der Interposer verbessert die Funktionalität und Leistung von elektronischen Geräten erheblich, indem er eine Plattform für hochdichte Verschaltungen bietet.

Interposer für die fortschrittliche Verkapselung müssen auf die spezifischen Chipverkapselungen und Verkapselungssubstrate zugeschnitten werden. In diesem Sinne sind Interposer ähnlich wie blanke Leiterplatten; sie bieten eine Plattform, auf der die vollständige Verkapselung montiert wird. Alle Interposer sind so konzipiert, dass sie drei wichtige Funktionen erfüllen: sie bieten eine Montagefläche für die Halbleiterchips in heterogen integrierten Komponenten, ermöglichen die Verbindung zwischen den Halbleiterchips und verbinden die gesamte gestapelte Struktur wieder mit dem Verkapselungssubstrat.

Diese Struktur enthält eine Gruppe kleiner Durchkontaktierungen (sogenannte Through-Silicon Vias oder TSVs) und kleine Pads, um die Halbleiterchips in der Verkapselung zu verbinden. Der Interposer ist mit dem Verkapselungssubstrat verbunden, um eine weitere Verdrahtung zwischen den Komponenten und mit der Außenseite der Verkapselung zu ermöglichen. Die Unterseite des Substrats enthält ein Array von Lötkugeln (BGA-Verkapselung), das in das Padmuster auf einer PCB montiert werden kann.

Zwischen dem TSV-Bereich und den Mikrobumpen auf der Oberseite des Interposers befindet sich die Redistribution Layer (RDL). Diese Schicht enthält die wichtigsten horizontalen Schnittstellenverbindungen, um die Elementchips auf der Oberseite des Interposers zu verbinden. Die Verbindungsstrukturen in der RDL ähneln den Blinder- und Einbettlöchern in HDI-PCBs.

Interposer werden normalerweise aus drei Materialien hergestellt: Silizium, Glas oder organischen Substraten. Die Interposer werden vollständig von Fabriken hergestellt (TSMC ist der Hauptlieferant), einschließlich der Through-Silicon Vias (TSV) und horizontalen Verbindungen, die mit dem Verkapselungssubstrat und den Halbleiterchips verbunden sind. Interposer können so konzipiert werden, dass sie zwei Funktionen haben: als aktive oder passive Bauelemente.

Eine Hauptanwendung von Siliziuminterposern ist die Verbindung von High-Bandwidth Memory (HBM) mit Hochgeschwindigkeitsprozessoren (Abbildung 2). Jedes HBM-Bauelement ist selbst eine 3D-gespeicherte Struktur, die aus TSVs aufgebaut ist und mehrere DRAM-Chips und eine Logikschicht enthält. Die Übertragungsrate eines einzelnen HBM kann bis zu 256 GB/s betragen. Der Siliziuminterposer ist die effektivste Art, den Datenstrom an den Prozessor zu übertragen. Mehrere HBMs können mit einer GPU auf demselben Interposer integriert werden, um eine Datenübertragungsrate von 1 TB/s oder höher zu erreichen.

Warum größer besser ist

Obwohl die Herstellungstechnologie von TSVs bereits seit mehreren Jahrzehnten entwickelt wird, beschränkt die hohe Prozesskosten die breite Verbreitung von TSVs außerhalb der bestehenden Anwendungsbereiche. Mit der Verengung und Vertiefung der Vias steigen auch die Herstellungskosten, da tiefere Gräben längere Ätzzeiten erfordern, die Abscheidung von kontinuierlichen Schichten und Sperrschichtmetallen schwieriger wird und die Kontrolle der Kupferbeschichtung zur Gewährleistung der Zuverlässigkeit der Verbindung noch genauer sein muss. Daher bemühen sich die Anbieter von Geräten und Materialien darum, kostengünstigere und zugleich stabile und zuverlässige TSVs für verschiedene Anwendungen herzustellen.

Ein wichtiger Gesichtspunkt bei der Prozessierung ist die mechanische und thermische Spannung, die TSVs auf die umgebende Region ausüben. Je größer das Aspektverhältnis der Vias (Verhältnis von Tiefe zu Durchmesser) ist, desto größer ist die Zugspannung, die der Herstellungsprozess auf das umgebende Silizium ausübt, was die Beweglichkeit der Ladungsträger beeinflusst und somit die Schaltgeschwindigkeit der Transistoren. Dies ist der Grund für die sogenannte "Verbotene Zone", die um die Vias herum besteht, in der keine aktiven Schaltungen vorhanden sein dürfen. Doch mit der Zunahme der Anzahl der I/O-Pins und der Verringerung des Abstands zwischen den TSVs wird auch der Bereich der erforderlichen Verbotenen Zone immer kleiner. In gewissem Maße wird die Chipplatzierung auf Systemebene (systemweite kooperative Optimierung) optimiert, um den wertvollen Siliziumraum effizienter zu nutzen. Die Ingenieure erforschen auch die Ursachen der Nachbarwirkung von TSVs, um die Größe dieser Pufferzone so gering wie möglich zu halten.

Aber um dickere Interposer flacher zu machen und auf größere Größen zu skalieren, muss das Aspektverhältnis der TSVs höher sein oder der Durchmesser der TSVs muss größer werden. Tatsächlich nähert sich das Aspektverhältnis bereits den Grenzen der gegenwärtigen Herstellungstechnologie, und es kann keine gute Ausbeute und eine vernünftige Herstellungszeit/Kosten gewährleistet werden. Daher muss der Durchmesser der TSVs vergrößert werden. Die Vorteile größerer TSVs umfassen neben der Unterstützung größerer Interposergrößen auch eine höhere Leistungsübertragung und geringere Hochfrequenzverluste.

Derzeit findet ein Übergang von traditionellen TSVs (üblicherweise mit einem Durchmesser von 5 - 10 μm und einer Tiefe von 50 - 100 μm) zu den nächsten Generationen von TSVs (mit einem Durchmesser von bis zu 50 μm und einer Tiefe von bis zu 300 μm) statt. Kleine TSVs eignen sich gut für Anwendungen mit niedriger Frequenz und geringem Stromverbrauch, wie Mobilkommunikation und DRAM-Integration, können aber die hohen Anforderungen an Strom, Wärmeableitung und Bandbreite von Anwendungen wie Künstlicher Intelligenz und Hochleistungsrechnen (HPC) nicht erfüllen. Ihre kleine Größe beschränkt den Strom, den sie verarbeiten können, was zu erhöhten Widerstandsverlusten führt und somit die Signalintegrität beeinträchtigt, insbesondere unter Hochfrequenzbedingungen. Darüber hinaus ist die Wärmeableitungsfähigkeit dieser kleinen TSVs begrenzt, was eine erhebliche Herausforderung für wärmeempfindliche Bauteile darstellt.

Größere TSVs sind für diese Arten von Umgebungen konzipiert. Die Vorteile größerer TSVs umfassen:

• Höhere Frequenz – Mit der Entwicklung der Branche hin zu heterogener Integration und Mehr-Chip-Architekturen steigt die Nachfrage nach schnellerer Übertragung zwischen Chips erheblich. Größere TSVs haben eine größere Querschnittsfläche und können höhere Datenraten unterstützen und die parallele Übertragung von Signalen ermöglichen.
• Höhere Leistungsübertragung – Größere Vias können größere Ströme leiten und haben einen geringeren Widerstand, wodurch der IR-Abfall verringert und eine schnellere Kommunikation zwischen Chips ermöglicht wird.
• Verbesserte Signalintegrität – Breitere TSVs können die Induktivität verringern, was für Hochfrequenzanwendungen wie 5G von entscheidender Bedeutung ist.
• Wärmeverwaltung – Da TSVs wie Wärmerohre funktionieren, können größere Vias Wärme effizienter ableiten und die gestapelten Chips vor thermischer Spannung schützen.
• Herstellungsrobustheit – Ein niedrigeres Aspektverhältnis vereinfacht die Tiefe-Reaktions-Ionen-Ätzung und die Kupferbeschichtung, verringert die Fehlerrate und erhöht die Ausbeute.
• Verbesserte Montagevorgänge – Dickere Interposer sind weniger anfällig für Risse und daher robuster und haltbarer bei der Montage.

Ausgewogenheit

Größere TSVs sind nicht ohne Herausforderungen. Beispielsweise erhöht sich die mechanische Spannung aufgrund der ungleichen Wärmeausdehnungskoeffizienten von Kupfer (18 ppm/°C) und Silizium (2,8 ppm/°C), und diese Ungleichheit wird mit zunehmender Via-Größe noch stärker. Darüber hinaus wird der verfügbare Verdrahtungsraum auf dem Interposer durch breitere Vias verringert, was sich auch auf die Fläche auswirkt. Schließlich erhöhen größere TSVs die Materialkosten, da jeder TSV mehr Kupfer benötigt, was die Galvanisierungszeit verlängert und somit die Kosten erhöht, obwohl die höhere Ausbeute einen Teil der Kosten ausgleichen kann (Abbildung 3).

Es wird erwartet, dass die Anwendungsbereiche für größere TSVs Hochleistungsrechnen (HPC) umfassen, wie Server und Exascale-Supercomputer, die eine enorme Bandbreite und eine zuverlässige Stromversorgung benötigen. Darüber hinaus erfordert das Training großer neuronaler Netze für Künstliche Intelligenz (KI) ultra-schnelle HBM-Verbindungen, und größere TSVs können eine stärkere Verbindungssicherheit bieten. Gleichzeitig erfordern 5G-Infrastruktursysteme mit geringer Latenz und hoher Frequenz eine Signalintegrität, die kleine TSVs schwer erfüllen können. Schließlich benötigen die Automobil-Elektronikkomponenten für fortschrittliche Fahrerassistenzsysteme (ADAS) und autonome Fahrzeuge eine robuste Verkapselung und zuverlässige Wärmeableitung, und größere TSVs können diese Eigenschaften bieten und eine lange Lebensdauer gewährleisten.

Künftige Interposer werden mehr Funktionen und Materialien integrieren, wie die heterogene Integration von CPU, GPU, Speicher, Funk- und Photonikbauteilen; neue Materialien zur Bekämpfung von Kupferspannung und Elektromigration; eingebettete Kühlung über Wärmedurchkontaktierungen, Wärmespreizplatten oder Mikrofluidiktechnologien; sowie Kosteneffizienz, um TSV-unterstützte Interposer in Konsumelektronikgeräten kostengünstig zu machen.

Der Übergang von TSVs mit einem Durchmesser von 5 - 10 μm zu TSVs mit einem Durchmesser von 50 μm repräsentiert eine grundlegende Veränderung des Verkapselungskonzepts. Durch die Verwendung größerer und robusterer Vias können Siliziuminterposer die Herausforderungen der nächsten Generation von Workloads in Bezug auf Frequenz, Stromverbrauch und Wärmeableitung bewältigen. Diese Entwicklung gewährleistet die Fortsetzung des Moore'schen Gesetzes – nicht nur in Bezug auf die Verkleinerung von Transistoren, sondern auch in Bezug auf intelligente und leistungsstarke Verkapselungstechnologien.

Dieser Artikel stammt aus dem WeChat-Account "Beobachtung der Halbleiterindustrie" (ID: icbank), Autor: Chuck, veröffentlicht von