MCU, das Blatt hat sich erneut gewendet.

In letzter Zeit hat es im Bereich der Mikrocontroller (MCU) einige neue Veränderungen gegeben. Die Grenzen von MCU scheinen sich erneut zu verschieben.

Auf der einen Seite hat Synaptics das xMCU vorgestellt, das nicht nur CPU, DSP und NPU integriert, sondern auch eine breitbandige Speicherarchitektur ähnlich HBM einführt, um MCU mit stärkerer lokaler KI-Verarbeitungsfähigkeit auszustatten; auf der anderen Seite verstärken Hersteller wie Infineon, TI und NXP ihre PQC-Fähigkeiten und bringen Post-Quanten-Kryptographie in die neue Generation von MCU. Gleichzeitig wandern NPU auch zu kostengünstigen MCU herunter, und die Lösung zur Steuerung mehrerer Motoren durch einen einzelnen MCU entwickelt sich ständig weiter.

Welche Veränderungen vollziehen sich also bei MCU? Welche Auswirkungen werden diese neuen Technologien auf die eingebettete Entwicklung haben? Heute wird EEWorld diese Trends und Hersteller aufzählen.

Soll das Konzept von HBM auch in MCU eingeführt werden?

Das neue Produkt der Astra SR200-Serie, das Synaptics am 20. Oktober veröffentlicht hat, ist besonders interessant: Es hat eine völlig neue Kategorie namens xMCU für sich selbst definiert.

Natürlich ist xMCU nicht einfach eine Umbenennung, sondern unterscheidet sich von herkömmlichen MCU dadurch, dass alles in einen einzelnen MCU integriert ist, sodass der MCU native KI-Berechnungsfähigkeiten aufweist:

Erstens ist es heterogen und verwendet als erstes die Kombination M85+M52 (ursprünglich "STAR-MC2" von Arm China). Beide Kerne sind relativ neue Kerne, die auf der Armv8.1-M-Architektur basieren, also über die Arm Helium-Technologie verfügen. Die Hauptfunktion von Helium besteht in der KI-Berechnung, die eine deutliche Leistungssteigerung für DSP- und ML-Anwendungen kleiner, stromsparender eingebetteter Geräte bringt, sodass mehr rechenintensive ML-Inferenzalgorithmen am Endpunkt ohne dedizierten NPU eingesetzt werden können;

Zweitens integriert es den Synaptics Torq NPU für die dedizierte Verarbeitung neuronaler Netze. Als Fortsetzung der gemeinsamen Ingenieurarbeit von Synaptics und Google auf der Coral-Architektur bietet der Torq NPU eine dedizierte neuronale Verarbeitung von 400 GOPS. Obwohl Rohspezifikationsdaten wie GOPS eine grundlegende Benchmark liefern, liegt der wahre Wert von Torq in seinen praktischen Funktionsfähigkeiten. Der integrierte Beschleuniger ermöglicht es dem SR200, lokales Spracherkennen direkt auf dem Gerät durchzuführen, einschließlich Echtzeit-Textumwandlung, Szenenklassifizierung mehrerer Objekte, räumlicher Segmentierung und Bilderkennung. Darüber hinaus unterstützt der quelloffene MLIR/IREE-Compiler von Synaptics branchenübliche Frameworks und Modellformate für maschinelles Lernen, die die herstellerspezifischen Toolchains ersetzen können, und erweitert die technischen Akkumulationen der Coral-Plattform im Bereich der Edge-KI auf stromsparende, ständig aktive IoT-Anwendungen;

Drittens hat Synaptics im Hinblick auf die externe Speichererweiterung eine kundenspezifische DRAM-Schnittstelle im Gehäuse eingeführt, die ähnlich wie der Hochgeschwindigkeitsspeicher (HBM) funktioniert, der in Hochleistungs-Chips von Rechenzentren verwendet wird. Synaptics bringt diese HBM-ähnliche Technologie in den MCU-Markt und erweitert die Speicherkapazität auf Hunderte von MB. Dieser spezielle DRAM-Datenpfad kann massenhafte Parameter neuronaler Netze mit extrem hoher Geschwindigkeit an die Rechenkerne der SR200-Serie übertragen, sodass der Chip komplexe multimodale KI-Modelle lokal ausführen kann. Noch wichtiger ist, dass diese breitbandige Speicherarchitektur im Vergleich zu anderen DRAM-Lösungen auf dem Markt nicht nur eine Hochgeschwindigkeitsdatenübertragung realisiert, sondern auch den Stromverbrauch des Speichers um 300 % senken kann.

Laut Aussage von Synaptics ermöglicht die Integration von Cortex-M85, Cortex-M52, DSP und Torq NPU in eine einheitliche Struktur, dass MCU in den Bereich von Einsteiger-Linux-Prozessoren eintreten, ohne den typischen Stromverbrauch von MPU zu tragen. Mit anderen Worten, dieser MCU kann auch als grenzüberschreitender MCU bezeichnet werden.

Die spezifischen Konfigurationen lauten wie folgt:

Warum entwickelt Synaptics ein solches Produkt? Synaptics hat in seinem Blog angegeben, dass Edge-KI die Designherausforderungen von MCU verändert. Wenn Geräte unter strengen Stromverbrauchsbeschränkungen kontinuierlich visuelle, sprachliche, akustische und Sensordaten verarbeiten müssen, reicht es bei Weitem nicht mehr, nur die Betriebsgeschwindigkeit der CPU zu erhöhen oder einen KI-Beschleuniger hinzuzufügen. Prozessoren müssen ausreichend mit Daten versorgt werden, um ihre Rechenkapazität voll auszuschöpfen; geeignete Rechenressourcen müssen zum richtigen Zeitpunkt aktiviert werden; das gesamte System muss außerdem flexibel zwischen der Überwachung im Mikrowattbereich und der Hochleistungsinferenz wechseln können und gleichzeitig die Leistung und E/A-Fähigkeiten auf Anwendungsprozessorebene aufweisen.

Genau diese Designherausforderung möchte Synaptics mit dem xMCU der Astra SR200-Serie lösen. Die Astra SR200-Serie vereint das Designkonzept des SR100 mit Schwerpunkt auf visueller Verarbeitung und des SR80 mit Schwerpunkt auf Audiobearbeitung, baut von Grund auf eine Architektur auf, die KI nativ unterstützt und über eine erweiterbare Speicherkapazität mit hoher Kapazität verfügt, und unterstützt organische Erweiterungen. Die SR200-Serie besteht aus mehreren Produktlinien, die für unterschiedliche Märkte und Anwendungen entwickelt wurden.

M33+PQC wird zu einem neuen Wettbewerbspunkt

PQC (Post-Quantum Cryptography, Post-Quanten-Verschlüsselung) war vor einiger Zeit sehr beliebt, und EEWorld hat diese Technologie bereits im Artikel "Die eingebettete Branche verändert sich – Hersteller kämpfen um die PQC-Post-Quanten-Verschlüsselung" erwähnt. Einfacher ausgedrückt: Diese Technologie schützt durch Software-Upgrades oder spezielle Hardwareeinheiten im Voraus vor Bedrohungen wie "Erst stehlen, später entschlüsseln", die durch zukünftige Quantencomputer entstehen könnten.

In letzter Zeit erhöhen die MCU-Hersteller ihre Aufmerksamkeit auf PQC.

Infineon hat am 19. Oktober die PSOC Control C3-Serie erweitert und PSC3M/P6 auf den Markt gebracht. Dieses Produkt legt besonderen Wert auf Post-Quanten-Kryptographie (PQC), erfüllt die Anforderungen des US-amerikanischen kommerziellen nationalen Sicherheitsalgorithmus-Satzes CNSA 2.0 für den Firmwareschutz und unterstützt die PSA Level 3-Sicherheitsarchitektur. Es hilft industriellen Geräten, die Firmwaresicherheit zu verbessern, die Sicherheitsherausforderungen im Post-Quanten-Zeitalter zu bewältigen und die einschlägigen Anforderungen des EU-"Cyber Resilience Act" (CRA) zu erfüllen.

In Bezug auf die Konfiguration verwendet es den Arm Cortex-M33-Kern mit einer maximalen Taktfrequenz von 180 MHz, integriert Echtzeit-Motorsteuerung, Stromumwandlung und fortschrittliche Sicherheitsfunktionen. Ein einzelner MCU kann bis zu vier bürstenlose Gleichstrommotoren mit oder ohne Sensor steuern und eignet sich für Bereiche wie industrielle Antriebe, Drohnen, intelligente Wohnungen, Haushaltsgeräte, Roboter, erneuerbare Energien, Kommunikationsserver, Rechenzentren und digitale Medizintechnik.

Die integrierte schnelle, hochpräzise analoge Verarbeitung und digitale Steuerungsfähigkeit kann die Genauigkeit der Steuerungsschleife und die Energieeffizienz des Systems verbessern und gleichzeitig breitbandige Leistungshalbleiter unterstützen, was für Hochgeschwindigkeits-Motorsteuerungen, Leistungsfaktorkorrektur (PFC) und Stromumwandlungssysteme geeignet ist. Darüber hinaus erweitern Operationsverstärker auf dem Chip, USB- und I3C-Schnittstellen den Anwendungsbereich des Produkts weiter.

Abgesehen von neuen Produkten hat EEWorld festgestellt, dass Infineon kürzlich eine spezielle Seite zu PQC eingerichtet hat, auf der die PQC-unterstützenden Produkte detailliert aufgeführt sind.

Nicht nur das: EEWorld hat festgestellt, dass TI kürzlich auf seiner offiziellen Website auch das Mischsignal-MCU MSPM33C321x mit M33-Kern aktualisiert hat – dies soll das erste Mal sein, dass TI den M33-Kern verwendet.

Im Datenblatt hat EEWorld herausgefunden, dass dieses Produkt die Post-Quanten-Verschlüsselung (PQC) durch effiziente Softwarebibliotheken unterstützt. Darüber hinaus integriert MSPM33C321x auch Hardware-Beschleunigungsfunktionen für AES, SHA und Public-Key-Kryptographiealgorithmen (RSA und Elliptische-Kurven-Kryptographie ECC), TrustZone-Technologie und Global Security Controller (GSC) sowie eine integrierte unveränderliche Vertrauenswurzel (RoT).

Der MSPM33C321x-MCU bietet bis zu 1 MB eingebetteten Flash-Programmspeicher und 256 KB SRAM und ist zusätzlich mit einem 32 KB hochbeständigen Flash-Datenspeicherbereich ausgestattet, um Anwendungsdaten zu speichern. Alle Speicher sind im gesamten Speicherbereich mit einem Fehlerkorrekturcode (ECC) ausgestattet, um einen stabilen und zuverlässigen Betrieb des Geräts während seines gesamten Lebenszyklus zu gewährleisten.

Der MSPM33C321x-MCU integriert auch hochleistungsfähige analoge Peripheriegeräte, darunter zwei synchron abtastende Analog-Digital-Wandler (ADC) mit 12 Bit und 9,4 MSPS sowie zwei Hochgeschwindigkeits- und stromsparende Komparatoren. Die Komparatoren können sowohl mit fortschrittlichen Timern zusammenarbeiten, um Fehlererkennung im Chip zu realisieren, als auch als externer stromsparender Spannungsmonitor verwendet werden.

Auch NXP hat Produkte mit M33+PQC auf den Markt gebracht. Am 18. August dieses Jahres hat NXP einen MCU vorgestellt, der gleichzeitig 10BASE-T1S, PQC und Rust unterstützt – Muster sind derzeit verfügbar.

In Bezug auf die Parameter: Der Cortex-M33 erreicht eine maximale Taktfrequenz von 240 MHz, maximal 2 MB Flash und 640 KB RAM, integriert einen digitalen 10BASE-T1S-PHY, PQC-Hardware-Vertrauenswurzel, PSA Certified Level 3-Sicherheitsfähigkeit, einige Modelle unterstützen Rust und Schnittstellen wie USB HS, CAN FD, I3C usw.

Es gibt drei besonders interessante Punkte bei NXP:

Erstens: Industrielle MCU beginnen, die Netzwerktopologie selbst zu erkennen. Der MCX A5 kann Topologieerkennung für Knoten im Netzwerk durchführen und das Netzwerk aus industriellen Sensoren und Aktoren abbilden. Für eine große Anzahl von Feldgeräten kann dies die Komplexität von Installation, Inbetriebnahme und Gerätewartung reduzieren;

Zweitens: 10BASE-T1S wandert von der Automobilindustrie zu den industriellen Endpunkten. Ein einzelnes Adernpaar kann mehrere Knoten verbinden, sodass industrielle Sensoren und Aktoren direkt in das Ethernet-Netzwerk gelangen können. Der MCX A5 integriert einen digitalen PHY, erfordert aber immer noch den analogen PMD-Transceiver TJF1410 – man darf nicht davon ausgehen, dass externe Physical-Layer-Bauteile vollständig entfallen;

Drittens hat NXP PQC und Rust in dieselbe MCU-Plattform integriert. Eines löst das langfristige Problem der kryptografischen Sicherheit, das andere das Problem der Softwarespeichersicherheit. Dies ist forschungsrelevanter als das einfache Hinzufügen von AES oder Secure-Boot-Funktionen.

M0 bekommt jetzt auch NPU

Das Hinzufügen von NPU zu MCU ist nichts Neues – Produkte wie STM32N6, PSoC Edge E82 und MAX78000 werden bereits in vielen