Löst TSMC erneut eine Welle von Fabrikneubauten aus? Sechs Wafer-Fabriken, fünf Chip-Packaging-Werke

TSMC ist zu einer unverzichtbaren Schlüsselrolle in der Chipindustrie geworden.

Laut Statistiken von Counterpoint Research erreichte TSMC im zweiten Quartal dieses Jahres einen Marktanteil von 71 % bei der reinen Wafer-Fertigung und vergrößerte damit den Abstand zu den Nachzüglern weiter. Counterpoint weist darauf hin, dass das Wachstumsmomentum von TSMC hauptsächlich aus der Massenproduktion des 2-Nanometer-Verfahrens, der kontinuierlichen Erhöhung der 3-Nanometer-Kapazität sowie der übersteigenden Nachfrage nach ausgereiften Verfahren für 8-Zoll- und 12-Zoll-Wafern und der Kapazität für fortschrittliches Packaging resultiert, was TSMC eine stärkere Verhandlungsmacht verleiht und die Transparenz der Umsätze gleichzeitig verbessert.

Jetzt, da große Smartphone-Hersteller ihre Anstrengungen intensivieren und Rechenzentren boomen, ist die Nachfrage nach Chips mit fortschrittlichen Verfahren sprunghaft angestiegen, was TSMC dazu veranlasst, die Expansionsbemühungen zu verstärken. Aus den neuesten Berichten geht hervor, dass TSMC nicht nur damit begonnen hat, Wafer-Fabriken zu erweitern, sondern auch Packaging-Fabriken zu bauen.

Sechs weitere Wafer-Fabriken in den USA bauen?

Laut Nachrichten, die kürzlich aus der Halbleitergeräte-Industriekette von taiwanesischen Medien zitiert wurden, evaluiert TSMC nach Arizona den Bau eines zweiten großen Fertigungscampus in den USA, mit dem Plan, sechs weitere fortschrittliche Wafer-Fabriken zu bauen. Die potenziellen Standorte werden auf Dallas und das nördliche Texas verwiesen. Wenn die entsprechenden Pläne schließlich umgesetzt werden, wird TSMC in den USA zwei große fortschrittliche Fertigungsbasen in Arizona und Texas bilden, um die lokale Halbleiterindustriekette weiter zu vervollständigen.

Bislang hat TSMC keine offizielle Antwort auf diese Nachricht gegeben. Allerdings kursiert die Nachricht, dass TSMC eine neue Fabrik in Texas bauen wird, kürzlich innerhalb der Halbleiter-Lieferkette. Mehrere Lieferkettenunternehmen gaben an, dass sie tatsächlich entsprechende Diskussionen gehört haben, aber TSMC hat die Lieferanten noch nicht offiziell aufgefordert, sich im Voraus auf den Fabrikbau vorzubereiten, sodass die spezifischen Pläne noch Unwägbarkeiten unterliegen.

Hinter der Erweiterung des US-Engagements von TSMC ist einer der Kernantriebe die anhaltend wachsende Nachfrage nach KI und Hochleistungsrechnen (HPC). Derzeit hat die Fertigungsbasis von TSMC in Phoenix, Arizona, USA, die Gesamtinvestitionssumme auf etwa 265 Milliarden US-Dollar erhöht, mit dem Plan, sechs Wafer-Fabriken, zwei fortschrittliche Packaging-Fabriken und ein Forschungszentrum zu bauen. Das Ziel ist, einen vollständigen Fertigungscluster zu schaffen, der Wafer-Fertigung, fortschrittliches Packaging und Forschung und Entwicklung abdeckt.

Mit der stetigen Verbesserung der Leistung von KI-Beschleunigern sind fortschrittliche Verfahren nicht mehr der einzige Schlüssel. Die Bedeutung von 2,5D/3D-fortschrittlichem Packaging wie CoWoS und Technologien wie HBM wird immer höher. Für KI-Chip-Kunden wie NVIDIA und AMD muss eine engere Zusammenarbeit der Lieferkette zwischen Wafer-Fertigung, fortschrittlichem Packaging und Hochbreitspeicher gebildet werden. Daher baut TSMC nicht nur fortschrittliche Wafer-Fabriken in den USA, sondern erweitert auch schrittweise seine fortschrittlichen Packaging-Kapazitäten auf die lokale Ebene.

Der US-Markt ist ein wichtiger Grund für TSMC, die lokale Fertigung auszuweiten. Amerikanische Unternehmen wie Apple, NVIDIA, AMD und Qualcomm sind wichtige Kunden von TSMC. Da die USA die Lokalisierung der fortschrittlichen Chipherstellung stetig vorantreiben, steigt die Nachfrage der Kunden nach lokalen Produktionskapazitäten. Gleichzeitig veranlasst die Unsicherheit der US-Handels- und Zollpolitik TSMC, sich näher an US-Kunden und Endmärkten zu positionieren.

In Bezug auf potenzielle Standorte verfügen Dallas und Nordtexas über eine relativ vollständige Halbleiterindustriebasis. Die Region wird seit langem als "Silicon Prairie" bezeichnet und hat bereits Industriebündel für Wafer-Fertigung, Halbleitergeräte, Materialien, optische Kommunikation und Elektronikfertigung gebildet. Texas Instruments verfügt über eine große Fertigungsbasis vor Ort, Samsung hat ebenfalls Wafer-Fabriken in Austin angesiedelt, und rundherum gibt es zahlreiche Elektronik-, Kommunikations- und Hightech-Unternehmen.

Für TSMC kommt eine weitere Attraktivität von Texas aus Energie-, Land- und Personalressourcen. Fortschrittliche Wafer-Fabriken gehören zu Branchen mit hohem Energie- und Wasserverbrauch und erfordern stabile Stromversorgung, große Mengen an Industrieland und qualifizierte technische Fachkräfte. Mit der rasanten Expansion von KI-Rechenzentren steigt der Druck auf Stromversorgung und Infrastruktur in einigen Teilen der USA stetig, sodass die Energieversorgungsfähigkeit zu einem wichtigen Faktor für die Standortwahl von fortschrittlichen Wafer-Fabriken geworden ist.

Im Vergleich dazu steht der TSMC-Standort Arizona in den letzten Jahren vor bestimmten Herausforderungen bei Baukosten, Arbeitskräften und Infrastruktur wie Wasser und Strom. Die Vorteile von Texas in Bezug auf Land, Energie und Industriefachkräfte machen es zu einem wichtigen Kandidaten für TSMC bei der Bewertung des zweiten US-Campus.

Wenn TSMC schließlich den zweiten US-Campus startet, wird die Gesamtinvestitionssumme wahrscheinlich die derzeit geplante Größenordnung von etwa 265 Milliarden US-Dollar in Arizona übersteigen, da die nachfolgenden Wafer-Fabriken möglicherweise fortschrittlichere Verfahrensknoten verwenden und mit fortschrittlichen Packaging- und Forschungseinrichtungen ausgestattet werden.

Allerdings sind die spezifischen Pläne, Investitionsbeträge und Verfahrensknoten der sechs Wafer-Fabriken noch nicht von der offiziellen Seite von TSMC bestätigt. Nach Nachrichten aus der Lieferkette sind Dallas und Nordtexas möglicherweise bereits in der späten Phase der Standortbewertung von TSMC eingetreten, aber der endgültige Plan muss noch von dem Vorstand von TSMC entschieden werden.

Wenn der Plan schließlich umgesetzt wird, wird sich das Engagement von TSMC in den USA schrittweise von einer einzelnen Fertigungsbasis zu einer regionalen Industriearchitektur wandeln: Arizona konzentriert sich auf fortschrittliche Wafer-Fertigung und fortschrittliches Packaging, während Texas einen neuen Fertigungskern bilden wird, der auf der ausgereiften lokalen Halbleiter- und Industrieökologie basiert. Dadurch kann sich die fortschrittliche US-Halbleiterlieferkette auch von dem "einzelnen Fabrikbau" weiter zu einer industriellen Clusterbildung entwickeln.

5 zusätzliche Packaging-Fabriken in Taiwan hinzufügen

Die Nachfrage nach KI-Chips wächst stetig, und fortschrittliches Packaging wird zu einem weiteren Schwerpunkt der Kapazitätserweiterung in der Halbleiterindustrie nach fortschrittlichen Verfahren. Mit dem Start des Erweiterungsplans des Chiayi Science Parks verbreitete sich kürzlich auch in der Halbleiter-Lieferkette die Nachricht, dass TSMC beabsichtigt, sein Engagement in Chiayi weiter auszuweiten und zu evaluieren, fünf weitere fortschrittliche Packaging-Fabriken in der dritten Phase des Chiayi Science Parks hinzuzufügen. Wenn die entsprechenden Pläne schließlich umgesetzt werden, wird die Anzahl der fortschrittlichen Packaging-Fabriken von TSMC in Chiayi von den derzeit geplanten 5 auf 10 steigen, um den lokalen industriellen Cluster für KI-fortschrittliches Packaging weiter auszubauen.

Am 23. September veröffentlichte die Behörde von China Taiwan das Verfahren zur Offenlegung von Informationen und zur Abfrage von Meinungen zum "Erweiterungsplan des Chiayi-Parks (Erweiterung der zweiten Phase)", das von der Öffentlichkeit als "dritte Phase des Chiayi Science Parks" bezeichnet wird. Nach dem Plan deckt die Erweiterungsrichtung Bereiche wie künstliche Intelligenz, heterogenes Packaging, Siliziumphotonik, Hochgeschwindigkeitsbreitbandnetz, Quantentechnologie und Netto-Null ab, hauptsächlich um der langfristigen industriellen Entwicklung und dem Landbedarf gerecht zu werden. Allerdings müssen die entsprechenden Pläne noch Umweltprüfungen und nachfolgende Beratungen durchlaufen und sind noch nicht endgültig festgelegt.

Nach Angaben der Verwaltung des Südlichen Wissenschaftsparks hat TSMC in der ersten Phase des Chiayi-Parks zwei fortschrittliche Packaging-Fabriken P1 und P2 geplant, die voraussichtlich 2027 in die Massenproduktion gehen werden; in der zweiten Phase sind drei Fabriken P3, P4 und P5 geplant, wobei P3 bereits mit dem Bau begonnen hat und die zweite Phase voraussichtlich 2031 die Entwicklung abschließen wird. Kürzlich verbreitete sich in der Lieferkette die Nachricht, dass TSMC mit der stetig steigenden Anzahl von KI-Chip-Bestellungen evaluiert, fünf weitere fortschrittliche Packaging-Fabriken in der dritten Phase zu bauen, aber die spezifische Investitionssumme und Produktplanung sind noch nicht von TSMC bestätigt worden.

Der Kernantrieb dieser Kapazitätserweiterung stammt immer noch aus dem rasanten Wachstum der Nachfrage nach fortschrittlichem Packaging wie CoWoS. Im Vergleich zum herkömmlichen Packaging integriert CoWoS über einen Silizium-Interposer GPU, CPU, HBM und I/O-Chiplets in demselben Paket, was eine höhere Verbindungsdichte und Bandbreite bieten und die Datenübertragungsverzögerung und den Stromverbrauch zwischen den Chips senken kann. Derzeit ist die Kombination von GPU und HBM zur Mainstream-Architektur von KI-Beschleunigern geworden, und die steigende Anzahl von HBM sowie die Vergrößerung der Chipfläche machen das fortschrittliche Packaging zu einem wichtigen Engpass für die Produktionskapazität von KI-Chips.

Das Layout von TSMC für fortschrittliches Packaging hat sich tatsächlich über mehr als zehn Jahre entwickelt. Im Jahr 2012 begann TSMC mit der Massenproduktion von CoWoS, das früh hauptsächlich in FPGAs, Netzwerkchips und Hochleistungsrechenprodukten eingesetzt wurde. Mit der rasanten Entwicklung der generativen KI explodierte die Nachfrage nach GPU und HBM, die Bedeutung von CoWoS stieg stark an, und TSMC erweiterte stetig die Kapazität und förderte die Aktualisierung der Packaging-Technologie.

Derzeit entwickelt sich CoWoS von frühen Lösungen stetig zu größeren Paketgrößen. TSMC hat nacheinander Technologien wie CoWoS-S, CoWoS-R und CoWoS-L entwickelt. Dabei kann CoWoS-L durch die Kombination von Umverteilungsschichten und lokaler Siliziumverbindung die Größenbeschränkung des herkömmlichen Silizium-Interposers durchbrechen und eignet sich besser für große KI-Chips und Systeme mit mehreren Chiplets. Gleichzeitig fördert TSMC stetig 3D-Packaging-Technologien wie SoIC, realisiert die vertikale Stapelung von Chiplets durch Mischbindung und integriert Technologien wie CoWoS und SoIC in die 3DFabric-Plattform, um die Grundlage für zukünftige Chiplets und heterogene Integration zu schaffen.

Es ist erwähnenswert, dass der Erweiterungsplan von Chiayi neben dem fortschrittlichen Packaging auch die Siliziumphotonik als Schwerpunkt der Entwicklung auflistet. Da sich die Netzwerke von KI-Rechenzentren zu 1,6 T, 3,2 T und sogar höheren Geschwindigkeiten entwickeln, stehen herkömmliche elektrische Verbindungen unter Druck durch Stromverbrauch und Bandbreite, sodass die Bedeutung von Technologien wie Siliziumphotonik und optoelektronischem Co-Packaging stetig steigt. Der zukünftige Wettbewerb um KI-Chips kann sich auch von der Hochgeschwindigkeitsverbindung zwischen GPU und HBM weiter zur optischen Verbindung zwischen Chip und Netzwerk erstrecken.

Gleichzeitig hat der Industriepark Baipu in Qiaotou, Kaohsiung, ebenfalls mit dem Bau begonnen. Er ist als Cluster für die Lieferkette von Materialien und Geräten für fortschrittliches Halbleiter-Packaging positioniert und plant eine KI-fortschrittliche Fertigungsbasis sowie eine Verifizierungsbasis für Geräte und Materialien. Der Park hat eine Fläche von etwa 88,73 Hektar, voraussichtlich werden im ersten Quartal 2027 Herstellern die Pacht von Land für den Fabrikbau eröffnet, und im zweiten Quartal 2029 wird der Bau von Standardfabriken abgeschlossen.

Von Chiayi bis Kaohsiung bildet sich im Süden Taiwans eine Industriekette für fortschrittliche Fertigung, Packaging, Geräte und Materialien rund um KI-Chips. Für TSMC ist die Kapazitätserweiterung in Chiayi nicht nur eine Erweiterung der CoWoS-Kapazität, sondern auch eine vorzeitige Vorbereitung von Fertigungsraum für größer dimensioniertes Packaging, HBM4, Chiplets und zukünftiges optoelektronisches integriertes Packaging.

Zum Abschluss

Hinter der stetigen Kapazitätserweiterung von TSMC von Wafer-Fabriken bis zu fortschrittlichen Packaging-Fabriken steht die Tatsache, dass KI die industrielle Logik der Halbleiterfertigung umgestaltet.

Mit der stetig wachsenden Nachfrage nach GPU, HBM, Chiplets und Hochgeschwindigkeitsverbindungen steigt die Bedeutung von fortschrittlichen Verfahren und fortschrittlichem Packaging gleichzeitig. Der zukünftige Wettbewerb um Chips wird nicht mehr nur der Wettbewerb um Verfahrensknoten sein, sondern ein umfassender Wettbewerb zwischen Gliedern wie Wafer-Fertigung, fortschrittlichem Packaging, Speicher und Verbindungen.

Für TSMC ist die vorzeitige Gestaltung großer Kapazitäten im Wesentlichen eine vorzeitige Positionierung für die nächste Runde der Nachfrage nach KI-Chips. Für den Autor ist es eine interessante Frage, wer der Konkurrent von TSMC werden kann.

Dieser Artikel stammt aus dem WeChat-Offiziellen Konto "Halbleiterindustrie Beobachtung" (ID: icbank), Autor: Redaktion, 36Kr veröffentlicht mit Genehmigung.