Kimi tötet EDA? Der CEO von Cadence hat endlich reagiert.

Vor einiger Zeit hat Kimi K3 innerhalb von 48 Stunden einen Chip selbstständig entworfen, ohne kommerzielle EDA-Tools wie Cadence oder Synopsys zu verwenden. Sobald die Nachricht veröffentlicht wurde, stellte der Markt sie mit dem Einfluss von DeepSeek im Jahr 2025 gleich, was die Diskussion über „KI-Großmodelle töten EDA-Software“ erneut anheizte.

Aber in der jüngsten Telefonkonferenz zum Jahresabschluss und auf der Goldman-Sachs-Konferenz hat Anirudh Devgan, CEO von Cadence, dieses Thema nacheinander angesprochen. Für das extreme Szenario, in dem Großmodelle in Zukunft direkt GDSII generieren und den Tapeout unter Umgehung kommerzieller EDA-Tools abschließen, lautet seine Antwort: Das dreischichtige Framework wird weiter bestehen, und EDA-Tools werden nicht zur Massenware.

01 Kann EDA wirklich ersetzt werden?

Laut dem technischen Blog von Moonshot AI hat dieser Chip eine Fläche von 4 Quadratmillimetern und eine Betriebsfrequenz von 100 MHz. Er verwendet die öffentliche Open-Source-Standardzellenbibliothek Nangate 45 nm, und insgesamt 13 Module wurden fertiggestellt. Im gesamten Prozess von RTL bis zur Tapeout-Simulation wurden keine lizenzierten IPs oder proprietäre Software von Cadence oder Synopsys verwendet.

Aber aus der Sicht von Devgan handelt es sich hierbei um ein kleines Design mit Technologie von vor etwa 20 Jahren, dessen Frequenz 20 bis 30 Mal niedriger ist als die der aktuellen Technologie. „Selbst wenn sie ein solches Modul entwerfen, benötigen sie immer noch EDA-Tools.“

Er erklärte, dass Open-Source-EDA-Tools seit Jahrzehnten existieren und an Universitäten oder in einigen professionellen Szenarien eingesetzt werden, aber für „echte praktische Entwürfe“ verwenden die Menschen nach wie vor Cadence.

Für das zukünftige Szenario, in dem leistungsstarke Großmodelle direkt GDSII gemäß den Chip-Anforderungen generieren, es an die Fabrik zum Tapeout senden und vollständig auf kommerzielle EDA-Tools verzichten, ist Devgan der Ansicht, dass die „wahren Werte der Fakten“ in Physik und Mathematik weiterhin bestehen.

Auf der Goldman-Sachs-Konferenz am 9. September erläuterte er weiter, warum diese Ebene benötigt wird. Er erklärte: KI ist im Wesentlichen eine nichtlineare Anpassung, und in komplexen Ingenieurprozessen muss KI mit der Physik kombiniert werden. KI kann mehr Szenarien für die Optimierung bereitstellen, bevor die physikalische Ebene die Optimierung abschließt.

02 Die Antwort von Cadence: Der dreistöckige Kuchen

Der von Cadence ständig betonte „dreistöckige Kuchen“ ist auch das Kernstück seiner KI-Route. Die oberste Ebene besteht aus KI-Agenten und Orchestrierung, die mittlere Ebene aus physikalischer Simulation und Optimierung, und die unterste Ebene aus Berechnung und Daten.

Devgan erklärte, dass KI in solchen komplexen Ingenieursoftwares und Ingenieurabläufen „auf Physik basieren muss“, und die drei Ebenen müssen miteinander kombiniert werden. Agenten sind gut in Orchestrierung, Planung und Optimierung, während die eigentliche Navigation und Detailarbeit weiterhin von der mittleren Ebene erledigt wird.

Das ist auch die von Cadence betonte Differenzierung. Auf der oberen Ebene benötigen Agenten Wissen, mentale Modelle und Wissensgraphen im Bereich des Chip-Designs; die mittlere Ebene kann über tiefe APIs auf die unteren Tools zugreifen, und Cadence verfügt über einen tieferen Zugriff auf die Engines; die untere Ebene verfügt über Hardwaresysteme wie Palladium.

Auf der Goldman-Sachs-Konferenz stellte Devgan außerdem die vier aktuellen Super-Agenten von Cadence vor, die jeweils dem Frontend-Design, dem physikalischen Design, dem analogen Design sowie PCB und Packaging entsprechen. Seinen Worten nach sind diese Agenten eng mit den Tools der mittleren Ebene integriert, und Cadence hat 10.000 Entwickler, die gleichzeitig an der oberen und mittleren Ebene arbeiten.

03 Je stärker die KI ist, desto mehr EDA-Tools werden aufgerufen

Das ist auch das Kernargument von Cadence für die Antwort auf „KI tötet EDA“. Devgan erklärte, dass die Bedeutung von Agentic AI nicht nur darin besteht, Ein- und Ausgaben von Tools zu verbessern, sondern den Designablauf automatisch auszuführen.

Herkömmliche GenAI kann bei der Abfrage von Dokumenten helfen, aber der wirklich wertvolle Teil besteht darin, dass Agenten Arbeitsabläufe definieren können: A, B und C werden nacheinander ausgeführt, und bei Problemen wird die Bearbeitung fortgesetzt.

In der Vergangenheit konnten menschliche Designer normalerweise nur drei bis vier Experimente gleichzeitig durchführen, während Agenten 100 Experimente ausführen können. Daher reduzieren Agenten nicht die Aufrufe von unteren Tools, sondern rufen mehr untere Tools auf.

Cadence hat diese Veränderung bereits beobachtet. Der ChipStack AI Super Agent hat mehr als 20 Kundenprojekte und wird in mehreren Produktionsumgebungen für Chip-Design eingesetzt; Ergebnisse früherer Kunden zeigen, dass sich die Geschwindigkeit der RTL-Überprüfung um mehr als das 40-fache verbessert und ein typischer 5-wöchiger Überprüfungszyklus auf weniger als einen Tag verkürzt wird.

ViraStack verfügt über mehr als 25 Kundenprojekte und erreicht eine 2- bis 10-fache Effizienzsteigerung im analogen und kundenspezifischen Design. Devgan erklärte außerdem, dass das Agentic-KI-Geschäft von Cadence das neue Modell „Verbrauch + Abonnement“ übernimmt, während die mittlere Ebene das ursprüngliche Geschäftsmodell beibehält. Wenn Kunden Agenten kaufen, stellen sie den Kauf von unteren EDA-Software nicht ein.

Der Grund dafür liegt darin, dass der Arbeitsaufwand für das Chip-Design selbst exponentiell wächst. Devgan erinnerte daran, dass in der Vergangenheit für den Entwurf einer CPU 500 Personen und 5 Jahre benötigt wurden, während heute 30 bis 40 Personen dies in 6 Monaten erledigen können. Die Designeffizienz hat sich um etwa das 100-fache verbessert, aber die Anzahl der Chips und Designaktivitäten steigt weiter an.

04 Das wirklich schwer zu kopierende ist das vollständige Designsystem

Daher beschränkt sich die Konkurrenz von Cadence nicht nur auf ein KI-Modell.

Derzeit decken seine EDA-Produkte digitales Design, Analog, Speicher, Mischsignal, Packaging und PCB ab. Es arbeitet seit langem mit TSMC und Arm zusammen und erweitert gleichzeitig die Zusammenarbeit mit Intel und Samsung.

Devgan erklärte, dass Cadence seit langem mit TSMC zusammenarbeitet und derzeit die Beziehungen zu Intel und Samsung weiter stärkt. Gleichzeitig wächst das IP-Geschäft in diesem Jahr um 30 %, wobei der Fokus auf Schlüssel-IPs wie SerDes, PCIe, UCIe, HBM und DDR liegt, und das Geschäft wird weiter auf Niedrigknoten- und HPC-Märkte ausgerichtet.

Hardware ist auch Teil des Systems von Cadence. Devgan erklärte, dass es inzwischen „unmöglich“ ist, komplexe Chips ohne derartige Hardwaresysteme zu entwerfen. Systeme wie Palladium können Chips vor der Rückkehr der Chips aus der Fabrik in Softwareumgebungen wie Windows, CUDA und iOS ausführen, was für die Überprüfung und Softwareentwicklung verwendet wird; seine kundenspezifische Hardware-Simulationsgeschwindigkeit ist etwa 1000 Mal so hoch wie die der CPU-Simulation. Und diese Nachfrage steigt weiter, da die Anzahl der Chip-Designs zunimmt und die Chips immer größer werden.

05 Was wird sich also wirklich im Bereich EDA ändern?

Was Cadence derzeit beobachtet, ist nicht, dass KI EDA verschwinden lässt, sondern dass sich der Designablauf ändert, nachdem EDA mit KI kombiniert wurde. Auf der einen Seite stehen immer mehr Agenten, auf der anderen Seite stehen nach wie vor physikalisch präzise Tools, Berechnung und Daten.

Devgan erklärte, dass Kunden natürlich ihre eigenen Agenten entwickeln lassen und die Agenten die Cadence-Tools aufrufen lassen können. Da Cadence jedoch gleichzeitig die obere und mittlere Ebene besitzt und auf interne Schnittstellen und Optimierungsfunktionen zugreifen kann, die für Nutzer nicht sichtbar sind, ist „es in vielen Fällen effizienter, wenn Cadence es selbst erledigt“.

Das ist auch die Richtung, in die Cadence voranschreitet: Auf den vier Super-Agenten wird eine noch höhere Ebene der Orchestrierung aufgebaut, während die Agenten enger mit den unteren EDA-Tools verbunden werden.

Für diese von KI verursachte Veränderung ist Devgans Urteil eindeutig: KI wird EDA nicht einfach ersetzen, sondern KI-Agenten dazu bringen, mehr Experimente durchzuführen und mehr untere Tools aufzurufen, um der stetig wachsenden Komplexität des Chip-Designs gerecht zu werden.

Daher ist es bei dem selbstständigen Chip-Design in 48 Stunden vielleicht nicht das wirklich Beachtenswerte, ob „EDA verschwinden wird“, sondern dass sich eine neue Designweise herausbildet: Die KI übernimmt die Orchestrierung auf der oberen Ebene, EDA liefert die physikalischen und mathematischen „Ground Truth“ auf der mittleren Ebene, und Berechnung sowie Daten liefern die Unterstützung auf der unteren Ebene. Das ist genau der „dreistöckige Kuchen“, von dem Cadence spricht.

Dieser Artikel stammt aus dem WeChat-Offiziellen Konto „Kunshao spricht“, Autor: Kunshao, veröffentlicht mit Genehmigung von 36Kr.