Ein vollständig von KI entworfener Chip, der weltweit erste seiner Art.

Vor kurzem gab Architect Labs, ein Forschungslabor für künstliche Intelligenz für kundenspezifische Chips unter der Leitung von Ebrahim Hussain und Aaditya Subedi, bekannt, dass sein KI-System den vollständig verifizierten, end-to-end-produktionsreifen KI-Beschleuniger Redwood nach von Menschen verfassten Spezifikationen generiert hat.

Mit nur von zwei menschlichen Architekten bereitgestellten technischen Spezifikationen hat das KI-System das Chipdesign und die umfassende Verifizierung in weniger als zwei Wochen abgeschlossen. Es war auch an der Gestaltung von Firmware und kundenspezifischen Kernen beteiligt und hat moderne KI-Modelle auf die Hardware abgebildet. Der endgültige Beschleuniger läuft derzeit auf einer FPGA-Plattform und führt Inferenz für Modelle mit Milliarden von Parametern durch, einschließlich Llama und Qwen.

Nach Angaben beteiligter Personen stellt Redwood einen wichtigen Meilenstein in der Halbleiterindustrie dar: Ein KI-System hat eigenständig einen serienreifen KI-Chip entwickelt, der KI-Modelle ausführen kann. Dieser Ansatz schafft eine Rückkopplungsschleife zwischen KI-Modellen und der dafür optimierten Hardware, die verspricht, die Chipdesigngeschwindigkeit über traditionelle Entwicklungszyklen hinaus zu steigern.

Leistungstests zeigen auch, dass Redwood nicht nur ein Konzeptnachweis ist. Auf Basis des 8-nm-Verfahrens von Samsung erreicht Redwood einen 1,75-fachen Durchsatz gegenüber NVIDIA Jetson Orin Nano bei einer 1,9-fachen geringeren Leistungsaufnahme, was einer 3,4-fachen Steigerung der Leistung pro Watt bei gleichem KI-Modell entspricht.

Chipdesign kann Jahre und Hunderte von Millionen Dollar kosten, und der zunehmende Mangel an Fachkräften hat dazu geführt, dass die Forschung und Entwicklung fortschrittlicher Halbleiter auf wenige große Unternehmen konzentriert ist. Daher müssen KI-Arbeitslasten häufig an Hardware angepasst werden, die lange vor der Einführung der neuesten Modelle entwickelt wurde.

Redwood verfolgt einen anderen Ansatz und hat Hardware und Software von Anfang an gemeinsam entwickelt. Kerne, Firmware und RTL-Code werden gemeinsam entwickelt und optimiert, sodass der Chip an KI-Arbeitslasten angepasst werden kann, anstatt Software an vorhandene Hardware anzupassen.

Dadurch entsteht eine kontinuierliche Rückkopplungsschleife, bei der verbesserte KI-Modelle Informationen für bessere Hardwaredesigns liefern können, während effizientere Hardware bessere KI-Leistungen ermöglicht, was potenziell beide Enden des Entwicklungszyklus beschleunigen kann.

„Als ich vor vierzig Jahren in die Branche einstieg, brauchte das Chipdesign nur ein oder zwei Ingenieure. Seitdem sind Komplexität, Zeitaufwand und Risiko des Designs exponentiell gewachsen. Trotz stetiger Fortschritte bei EDA-Tools und -Technologien erfordert ein Chipprojekt immer noch Jahre und riesige Ingenieurteams“, sagte Sunil Shenoy, ehemaliger Senior Vice President of Engineering bei Intel. „Redwood vollzieht wirklich einen Paradigmenwechsel und setzt einen neuen Maßstab an der technologischen Spitze. Architect Labs demokratisiert Fähigkeiten, die früher nur wenigen Giganten zugänglich waren, mit einer Geschwindigkeit, die ich mir früher kaum vorstellen konnte. Ihr Ansatz verspricht, die Hardware zurück in die Zukunft zu holen.“

Einführung in Redwood: Der hochmoderne KI-Beschleuniger

Redwood ist eine end-to-end-KI-Inferenzplattform, die für physikalische KI-Anwendungen wie Roboter, Drohnen und Edge-Geräte entwickelt wurde, die Echtzeitleistung unter strengen Leistungsbeschränkungen erfordern.

Im Kern besteht es aus einem skalierbaren Gitter von Matrix- und Vektorberechnungs-Engines, die über ein spezialisiertes On-Chip-Netzwerk verbunden sind. Der gesamte KI-Inferenzablauf, einschließlich Aufmerksamkeitsmechanismus, Key-Value-Caching und Echtzeit-Quantisierung, läuft direkt auf dem Chip ab, ohne auf einen Host-Prozessor angewiesen zu sein.

Berechnungs-Engines, Netzwerke, Firmware und kundenspezifische Kerne werden als ein einheitliches System entwickelt und optimiert, sodass die Hardware eng an moderne KI-Arbeitslasten angepasst werden kann. Redwood kann auch zu größeren Rechenzentrums-SoCs skaliert werden oder als eigenständiger Chipsatz betrieben werden.

Wichtige Statistiken zum eigenständigen Redwood-Design:

Eigenständiges Design und Verifizierung: 100 % des RTL, der UVM-Verifizierungsumgebung, der formalen Verifizierung, der Firmware, der Treiber und der kundenspezifischen Berechnungskerne wurden end-to-end von dem KI-System von Architect Labs nach von Menschen verfassten Spezifikationen in weniger als zwei Wochen generiert, wobei das Projekt von zwei menschlichen Architekten betreut wurde.

Erfüllt die Verifizierungsstandards auf Signoff-Ebene, null Hardwarefehler: Die Code- und Funktionsabdeckung jedes Moduls, von einzelnen IPs bis zum gesamten SoC, übersteigt 95 %. Für den Verifizierungsprozess wurden handelsübliche EDA-Tools, die proprietäre formale Verifizierungs-Engine von Architect Labs und Hardware-in-the-Loop-Verifizierung verwendet. Bei den ersten RTL-Codes, die von der Simulation auf die FPGA-Plattform übertragen wurden, wurden keine Fehler gefunden.

Ausführen echter KI-Modelle auf echter Hardware: Redwood Nano ist auf AMD Versal FPGA mit einer Betriebsfrequenz von 250 MHz bereitgestellt und kann Echtzeit-Einzelbatch-Inferenz für Open-Weight-Modelle wie Qwen durchführen. Architect Labs hat auf der diesjährigen Design Automation Conference (DAC) eine Live-Hardware-Demonstration gezeigt und war eines der wenigen Unternehmen auf der Messe, das einen von KI entworfenen Beschleuniger vorführen und Modellinferenz in Echtzeit ausführen konnte.

Übertrifft führende KI-Chips von heute: Auf der Samsung 8-Nanometer-Prozessplattform, die denselben Prozess wie NVIDIA Jetson Orin Nano verwendet, erreicht Redwood einen 1,75-fachen höheren Durchsatz, einen 1,9-fachen geringeren Stromverbrauch und eine 3,4-fache höhere Leistung pro Watt (bezogen auf den Jetson-Benchmark bei Ausführung desselben Modells). Diese Vorhersagen basieren auf direkten Messdaten des FPGA, nicht nur auf Simulationen.

Architekturiterationen werden in Tagen statt in Quartalen abgeschlossen: Jede Änderung an der Hochspezifikation führt zu einer vollständigen Neugenerierung, Neuverifizierung und erneuten Bereitstellung der Hardware innerhalb von 48 Stunden, mit Ausnahme von SoC-Ebenen-Läufen, die durch die Laufzeit von EDA-Tools beschränkt sind.

Rekursive Selbstverbesserung: Die auf Redwood bereitgestellten KI-Modelle werden als API-Endpunkte verfügbar gemacht, die Zeit- und Kernel-Optimierungen für den Beschleuniger selbst mit fast null Inferenzkosten entdecken, wodurch die geschlossene Schleife zwischen KI und dem Silizium, das sie antreibt, geschlossen wird.

„Der Fortschritt jedes Rechenzeitalters hängt von der zugrunde liegenden Hardware ab, ist aber auch darauf beschränkt, wer die Fähigkeit hat, entsprechende Chips herzustellen“, sagte Steve Jang, Gründer und Managing Partner von Kindred Ventures. „Die Einführung des Redwood-Chips beweist vorläufig, dass diese Hürde überwunden werden kann: Zwei Personen, die mit einer schriftlichen Spezifikation und einem Ziel-KI-Modell beginnen, haben mithilfe des Systems von Architect Labs in nur wenigen Wochen einen wettbewerbsfähigen KI-Beschleuniger entworfen, verifiziert und bereitgestellt. Egal ob Sie ein Spitzenforschungsinstitut, Roboterhersteller oder Cloud-Betreiber sind – die Idee, Chips maßgeschneidert für Ihre Produkte oder Plattformen zu entwickeln, wird heute zunehmend Realität.“

Ein grundlegend neuartiger Ansatz für das Design von Siliziumsoftware

Das KI-System von Architect Labs kann den gesamten Rechenstapel von Modellen und Kernen bis hin zu Firmware und RTL-Code parallel optimieren, anstatt die sequenziellen, isolierten Arbeitsabläufe zu verwenden, die bei traditionellem Chipdesign üblich sind. Dadurch können Software und Chips gemeinsam während des Tape-Out-Prozesses optimiert werden, und die Designiterationszeit kann von Monaten auf Wochen verkürzt werden.

Dieser Ansatz kann Funktionen je nach Effizienz zwischen Software und Hardware austauschen, beispielsweise Tausende von Softwarezyklen durch spezielle Hardwarelogik ersetzen oder Planungsaufgaben in den Compiler verlagern. Redwood beweist, dass diese Kompromisse jetzt in wenigen Tagen entworfen, verifiziert und getestet werden können, was die Grundlage für die Erweiterung dieses Ansatzes auf komplexere Chips legt.

„Vor dreißig Jahren haben Gießereien wie TSMC jedem, der ein Design hatte, Zugang zu weltklasse Fertigungsfähigkeiten verschafft, wodurch die fabless Halbleiterindustrie entstanden ist, die Unternehmen wie NVIDIA, Broadcom und Apple umfasst“, sagte Ebrahim Hussain, Mitbegründer und CEO von Architect Labs. „Ebenso führen wir die Entwicklung der designlosen Halbleiterindustrie an, bei der Chips wie Redwood gemeinsam mit den ausgeführten Arbeitslasten entwickelt und weiterentwickelt werden. Wir stellen uns vor, dass Softwareunternehmen mit intensiven Arbeitslasten oder spezialisierten KI-Modellen Zugang zu gemeinsam entwickelten kundenspezifischen Chips erhalten können, ohne riesige Designteams aufbauen, ein Jahrzehnt in die Architektur investieren oder sich mit fertigen Standardlösungen zufriedengeben zu müssen, um Leistung, Stromverbrauch und Kosten zu sparen. Jede wichtige Arbeitslast verdient einen eigenen, maßgeschneiderten Chip. Wir bauen diese Zukunft auf.“

Architect Labs gab an, dass das Unternehmen denselben Ansatz bereits für Fortune-500-Partner angewendet hat, um kundenspezifische Chips mit der Geschwindigkeit der Softwareentwicklung gemeinsam zu gestalten und Programme, die ursprünglich Monate dauerten, auf wenige Wochen zu verkürzen. Redwood ist die erste öffentliche Demonstration der Ergebnisse dieser Technologie.

Anbei die Übersetzung des vollständigen Papers:

Moderne KI-Arbeitslasten und die Hardware, die für ihre Ausführung erforderlich ist, entwickeln sich in unterschiedlichen Zeitskalen weiter: Die Architekturdefinition erfolgt Jahre vor der Serienproduktion des Chips, während sich die Zielarbeitslasten monatlich ändern. Daher werden Designentscheidungen unter hoher Unsicherheit getroffen und verursachen doppelte Kosten: Einmal durch die zusätzliche Allgemeingültigkeit zur Risikovermeidung, und einmal dann, wenn neue Arbeitslasten nur schwer auf den bereits festgelegten Chip abgebildet werden können.

Mit dem Stillstand von Moores Gesetz wird Spezialisierung zur Hauptquelle der Leistung pro Watt und erfordert, dass die Designzyklen mit dem Rhythmus der Arbeitslasten übereinstimmen. Wir stellen ein end-to-end-KI-System vor, das den gesamten Stapel von Software bis zum Chip zu einem einzigen Optimierungszyklus vereinfacht, in dem Hardware und Software gemeinsam auf dasselbe Ziel hin entworfen und verifiziert werden. Die erste Demonstration dieses Systems ist Redwood, ein hochmoderner KI-Beschleuniger, der für die Ein-Batch-, Niedrigleistungs- und Extremniedriglatenz-Inferenz im Bereich der physikalischen KI entwickelt wurde. Basierend auf Hochspezifikationen von zwei menschlichen Architekten hat das System eigenständig Leistungsmodell, RTL-Design, UVM-Umgebung, formale Beweise, Firmware und Kerne in weniger als zwei Wochen generiert, ohne dass menschliche Eingriffe unterhalb der Spezifikation erforderlich waren.

Mithilfe handelsüblicher EDA-Tools, unserer selbst entwickelten formalen Engine und Hardware-in-the-Loop-Verifizierung wurde eine Abdeckung von 95 % für jedes Modul erreicht. Spezifikationsänderungen werden innerhalb von 48 Stunden neu verifiziert und auf Hardware bereitgestellt. Redwood Nano ist seine extrem stromsparende FPGA-Version, die Modelle mit Milliarden von Parametern wie Llama und Qwen ausführen kann. Auf dem Samsung 8-nm-Verfahren (gleiche Prozessklasse wie Jetson Orin Nano) erreicht Redwood einen 1,75-fachen höheren Durchsatz, einen 1,9-fachen geringeren Stromverbrauch und eine 3,4-fache höhere Leistung pro Watt im Vergleich zum gemessenen Jetson-Benchmark bei Ausführung desselben Modells.

Qwen, das auf Redwood ausgeführt wird, hat auch das Design der nächsten Generation von Redwood unterstützt, ein früher Schritt in Richtung rekursiver Selbstverbesserung. Unserem Wissen nach ist dies der erste produktionsreife KI-Beschleuniger, der end-to-end von einem KI-System entworfen wurde und moderne KI-Modelle ausführt.

I. Einleitung

Die EDA-Branche berichtet derzeit, dass künstliche Intelligenz (KI) in Bereichen wie RTL-Generierung, Verifizierung, Debugging und Exploration um Größenordnungen verbesserte Ergebnisse erzielt, einschließlich der Verkürzung monatelanger Arbeit auf wenige Tage und einer bis zu 10-fachen Produktivitätssteigerung in Design- und Verifizierungsabläufen. Dennoch erreichen nur 14 % der IC/ASIC-Projekte den erfolgreichen ersten Tape-Out, der niedrigste Stand seit fast zwanzig Jahren, während 75 % der Projekte im Verzug sind, da Chipprojekte zunehmend komplexe Designherausforderungen bewältigen müssen, die aus heterogener Integration, physikalischen Effekten an fortgeschrittenen Knoten und strengeren Anforderungen an Leistung, Stromverbrauch und Fläche (PPA) resultieren. Diese Diskrepanz verdeutlicht eine schwere Fehlpassung zwischen produktivitätssteigernden Angaben auf Aufgabenebene und den Gesamtergebnissen des Projekts: KI beschleunigt einzelne Tätigkeiten, hat aber noch keine deutliche end-to-end-Projektverbesserung bei zunehmend komplexen SoCs gezeigt.

Gleichzeitig sind die öffentlich gezeigten end-to-end-KI-generierten Designs weiterhin auf einfache Beispiele wie Spielzeug-RISC-V-Kerne oder erweiterte numerische Datenpfade beschränkt. Kaum eine dieser Technologien wurde auf physischer Hardware verifiziert, die letztendlich die endgültige Einschränkung für Hardwaredesign darstellt. Wir sind der Ansicht, dass die Chance für den Einsatz von KI im Hardwaredesign nicht in der Beschleunigung von Aufgaben in bestehenden Abläufen liegt, sondern in der völligen Neukonzeption des gesamten Ablaufs selbst. Wenn Architektur, RTL, Verifizierung, Firmware und Kerne alle auf Basis einer einzigen Spezifikation generiert und auf dasselbe Ziel hin optimiert werden, verschwinden die sequenziellen Übergabepunkte, die zu Verzögerungen im Ablauf führen, und die gemeinsame Gestaltung von Hard- und Software wird zu einer Eigenschaft des Systems selbst, statt zu einem Koordinationsprozess zwischen Teams.

Um dieses Problem zu lösen, stellen wir Redwood vor, einen hochmodernen KI-Beschleuniger, der von diesem System end-to-end entworfen, verifiziert, programmiert und bereitgestellt wurde. Zwei Architekten haben die Arbeitslast- und Architekturbeschränkungen in einer Hochspezifikation dokumentiert. Basierend auf dieser Spezifikation hat das System eigenständig Leistungsmodell, RTL-Code, UVM-Umgebung, formale Beweise, Firmware, Treiber und kundenspezifische Berechnungskerne generiert. In weniger als zwei Wochen hat das System das vollständige Design von Grund auf abgeschlossen, eine Code- und Funktionsabdeckung von 95 % für jedes Modul erreicht und die Redwood Nano-Konfiguration auf AMD Versal FPGA bereitgestellt. In der dritten Woche wurde Qwen3-0.6B-Inferenz in Betrieb genommen. Währenddessen wurde jede Architekturänderung innerhalb von 48 Stunden neu generiert, neu verifiziert und auf Hardware bereitgestellt. Redwood Nano wird auf einem 8-Nanometer-Samsung-Prozess ähnlich dem von NVIDIA Jetson Orin Nano bewertet