TSMC setzt auf optische Chips

TSMCs Einstieg in den Markt für optische Chips ist kein Geheimnis mehr.

Analysten weisen darauf hin, dass TSMC im Bereich der Siliziumphotonik eine zunehmend wichtige Rolle einnimmt und voraussichtlich eine dominante Position einnehmen wird, ähnlich wie im Bereich der fortschrittlichen KI-Verpackung. Mit seiner Fertigungsplattform COUPE (Compact Universal Photonics Engine) kann TSMC modernste elektronische Logik, ausgereifte photonische Verfahren und fortschrittliche Verpackungstechnologien kombinieren, wobei seine Fähigkeiten zur Systemintegration derzeit von keinem Wettbewerber erreicht werden können.

TSMC gibt an, dass die COUPE-Technologie im Vergleich zu herkömmlichen Mikro-Bump-Verpackungslösungen den Stromverbrauch bei gleicher Geschwindigkeit um 40 % senken oder bei gleichem Stromverbrauch eine Geschwindigkeitssteigerung von 170 % erreichen kann. Im weiteren Sinne zeigt der Entwicklungsfahrplan für optische Bauelemente, dass der Energieverbrauch pro Bit schrittweise von über 30 pJ/Bit bei herkömmlicher Kupferverpackung auf unter 5 pJ/Bit bei auf dem Substrat co-verpackten optischen Bauelementen sinken wird, und schließlich auf unter 2 pJ/Bit fallen wird, wenn die optische E/A auf die Zwischenschicht verlagert wird.

Kürzlich hat TSMC seine neuesten Erkenntnisse zur optischen Plattform geteilt.

Ursprüngliche optische Planung

Bevor wir die neuesten Fortschritte von TSMC vorstellen, werfen wir einen Blick zurück auf TSMCs Planung für optische Chips.

Aus entsprechenden Einführungen geht hervor, dass die Siliziumphotonik-Plattform „COUPE“ von TSMC auf der SoIC-Technologie basiert. Dieses System nutzt Kupfer-zu-Kupfer-Bonding und Hybrid-Bonding-Technologien, um elektronische Schaltungen (EIC) direkt mit photonischen Schaltungen (PIC) auf dem Wafer zu verbinden. Dem Vernehmen nach enthält diese photonische Schaltung alle Schlüsselkomponenten, einschließlich eines fortschrittlichen 200G-Mikroring-Modulators (MRM). Anschließend wird eine Oxidschicht auf den Wafer aufgebracht und mit einem anderen Siliziumwafer verbunden. Schließlich werden von der Rückseite winzige Löcher erzeugt, die als dielektrische Durchkontaktierungen bezeichnet werden, um elektrische Verbindungen zum Substrat herzustellen.

Entsprechende Berichte weisen darauf hin, dass der Modulator eine weitere Schlüsselkomponente des PIC ist, hauptsächlich einschließlich Mikroring-Modulator (MRM) und Mach-Zehnder-Modulator (MZM). Der Mach-Zehnder-Modulator (MZM) zeichnet sich in Anwendungen mit hoher Geschwindigkeit und hoher Leistung aus, während der Mikroring-Modulator (MRM) die Vorteile einer kompakten Struktur und hoher Dichte hat – was ihn zu einer Kernkomponente für die effiziente CPO-Übertragung macht.

Auf der IEEE ECTC-Konferenz 2025 veröffentlichte TSMCs Abteilung für Siliziumphotonik ein neues Papier, das das COUPE-Konzept weiter stärkt

TSMC gibt an, dass zur Bewältigung der wachsenden Anforderungen bandbreitenintensiver Anwendungen wie künstliche Intelligenz und Hochleistungsrechnen eine neue Architektur für Breitband-Optik-Engines (BOE: broadband optical engine) entstanden ist, die Siliziumphotonik mit fortschrittlichen Verpackungstechnologien kombiniert. Diese Optik-Engine integriert drei Schlüsselkomponenten auf Systemebene – COUPE (Compact Universal Photonics Engine), COI (komplementäre optische Verbindung) und iFAU (integrierte Faserarray-Einheit) – um co-verpackte optische Bauelemente (CPO) in einer 2.5D-CoWoS-Umgebung zu realisieren.

Der Kern dieser Architektur ist COI, die Schlüsselkomponente zur Realisierung einer verlustarmen Routung optischer Signale. COI besteht aus paarweise angeordneten Optokopplern und präzise gestalteten Strukturen, die das Licht von den iFAU-Fasern effizient auf On-Chip-Wellenleiter umleiten und die Signale zum Siliziumphotonik-Chip führen können. Dieser Koppelpfad ist entscheidend, um die Einfügedämpfung zu minimieren und eine hochleistungsfähige optoelektronische Co-Integration zu erreichen.

Ein herausragendes Merkmal des BOE-Systems ist seine Kompatibilität mit der Wafer-Fertigung. Dieser prozessorientierte Ansatz unterstützt nicht nur eine skalierbare Bandbreitendichte (durch Nutzung des Mehrwellenlängenbetriebs und mehrreihiger Faserarrays in der iFAU), sondern gewährleistet auch eine hohe Herstellbarkeit durch prozessbegleitende Überwachung. Durch die Verwendung einer vertikalen Optokopplungskonfiguration weist das System eine höhere Fehlertoleranz gegenüber Chip-Verwerfungen auf – eine große Herausforderung im Bereich der fortschrittlichen Verpackung. Anders als die Randkopplung (EC), die sehr empfindlich gegenüber der mechanischen Ausrichtung ist, weist die vertikale Kopplung unter praktischen Montagebedingungen eine höhere Robustheit und Stabilität auf.

Um die Leistung der BOE-Plattform zu überprüfen, führte TSMC eine Reihe optischer Messungen an einem gesamten 300-mm-Wafer durch. Anschließend wurden die Messergebnisse mit Simulations- und Modelldaten verglichen, um die Leistungskonsistenz zu bewerten und prozessbedingte Empfindlichkeiten zu identifizieren. Untersuchungen zeigen, dass der Unterschied zwischen der vom Modell vorhergesagten optischen Leistung und der gemessenen optischen Leistung erheblich von mehreren Schlüsseldimensionen (CD)-Parametern beeinflusst wird, einschließlich Wellenleiterbreite, Ätztiefe, Seitenwandprofil, Oberflächenglätte und Ausrichtgenauigkeit.

Diese Erkenntnisse unterstreichen die Bedeutung einer strengen Steuerung des Herstellungsprozesses optischer Bauelemente. Selbst geringfügige Abweichungen bei den Strukturabmessungen oder Materialeigenschaften können zu messbaren Unterschieden im optischen Verlust und der Signaltreue führen. Während TSMC seine CPO-Fähigkeiten über die CoWoS- und SoIC-Plattformen kontinuierlich erweitert, ist die Integration robuster BOE-Technologien entscheidend, um die Bandbreitendichte und Systemeffizienz der nächsten Generation zu erreichen.

Aktuelle Aktualisierungen von TSMC

Auf dem gestern in Taiwan, China veranstalteten Optik-Forum sagte Hsu Kuo-chin, stellvertretender Generaldirektor für die Entwicklung fortschrittlicher Verpackungstechnologien bei TSMC, dass die zugrundeliegende Architektur optischer Transceiver einen strukturellen Wandel durchläuft, Siliziumphotonik zum Mainstream geworden ist und voraussichtlich im Jahr 2027 einen Marktanteil von über 50 % erreichen wird. Die endgültige Ausprägung der Siliziumphotonik ist die co-verpackte Optik (CPO), und in der zweiten Jahreshälfte dieses Jahres werden Hersteller mit der Massenproduktion beginnen.

Er wies darauf hin, dass das Netzwerk angesichts des exponentiellen Wachstums der künstlichen Intelligenz an seine physikalischen Grenzen gestoßen wird. Heutzutage ist die Recheneinheit nicht mehr ein einzelner Server, sondern das gesamte Rechenzentrum. Und das Nervensystem des Rechenzentrums ist die Optik. Der Umsatz mit optischen Transceivern ist 2025 gegenüber 2024 um 25 % gestiegen, und für 2026 wird ein weiterer Anstieg um 50 % erwartet. Dabei hat der Markt für Hochgeschwindigkeitsmodelle mit 100 Gbps und mehr im Jahr 2024 verdoppelt und 2025 um weitere 60 % zugenommen.

Hsu Kuo-chin sagte, dass die Skalierung der künstlichen Intelligenz im Jahr 2028 weiter zu einem massiven Wachstum führen wird; um dem Entwicklungstrend Rechnung zu tragen, durchläuft die zugrundeliegende Architektur optischer Transceiver einen dauerhaften strukturellen Wandel. Siliziumphotonik ist zum Mainstream geworden, und sein Marktanteil wird voraussichtlich 2027 über 50 % erreichen.

Er wies darauf hin, dass der gesamte Halbleiterbereich sich voll und ganz der Siliziumphotonik-Technologie widmet. Die Wafer-Fertigung kann die Skalierung der Optik-Engines erweitern.

Chen Ming-fa, stellvertretender Projektleiter bei TSMC, äußerte sich ebenfalls auf demselben Forum: Aus Sicht des Entwicklungstrends wächst die KI-Rechenleistung etwa alle zwei Jahre um das 3-fache, während die E/A-Leistung alle zwei Jahre nur um etwa das 1,4-fache zunimmt. Die Lücke zwischen beiden wird allmählich größer, und die kontinuierliche Verbesserung der E/A-Leistung ist zu einem Schlüsselproblem geworden, das gelöst werden muss, um die weitere Erweiterung von KI-Systemen zu ermöglichen.

Um die Beschränkungen der E/A-Mauer zu durchbrechen, muss schrittweise von der herkömmlichen Kupferübertragung auf die optische Übertragung umgestellt werden. Chen Ming-fa wies darauf hin, dass herkömmliche Kupferdrähte in Umgebungen mit hohen Frequenzen die Übertragung von Signalen über große Entfernungen kaum unterstützen können, während die optische Übertragung die Signalübertragungsdistanz effektiv verlängern kann, um Rechenzentren für künstliche Intelligenz weiter zu unterstützen, die Scale-up- und Scale-out-Architekturen zu realisieren, und die Anforderungen an Bandbreite und Konnektivität für groß angelegte KI-Berechnungen zu erfüllen.

Berichten zufolge gibt es derzeit zwei Hauptarchitekturen für die Integration optischer Komponenten in Systeme: Zum einen CPO (CPO on Substrate), bei dem die Optik-Engine auf dem Substrat integriert wird; zum anderen OOI (Optical on Interposer), bei dem die Optik-Engine auf dem XPU integriert wird. Im Vergleich zu herkömmlichen Kupferdrähten können CPO- und OOI-Technologien eine Verbesserung der Stromeffizienz um das 4- bis 10-fache und eine Verzögerungsreduzierung um das 10- bis 20-fache erreichen.

TSMC entwickelt derzeit auch aktiv optische Plattformen. Wie oben erwähnt, ist eine der repräsentativen Technologien COUPE, die die TSMC-eigene SoIC-X-Bonding-Technologie verwendet, um EIC und PIC per Bond-to-Bond-Verfahren zu integrieren, gleichzeitig mit einer von TSMC selbst entworfenen optischen Pfadstruktur kombiniert.

COUPE unterstützt zwei Koppelverfahren: Gitterkoppler (grating coupler, kurz GC) und Randkoppler (edge coupler, kurz EC). In den Schlüsselstrukturen sind bei COUPE-GC Siliziumlinse (si ulens), Metallreflektor (metal reflector, kurz MR) und Si/SiN-Gitterkoppler zu sehen; COUPE-EC verfügt über Kernstrukturen wie EC-Facetten und Sin-Spitzen.

Um Kunden bei der Entwicklung photonischer integrierter Schaltungen zu unterstützen, bietet TSMC auch ein vollständiges Komponenten-PDK an, das Schlüsselkomponenten wie optische Wellenleiter (waveguides), Biegestrukturen (bends), Koppler (couplers), Modulatoren (modulators) und Fotodetektoren (photodetectors) abdeckt. Dies hilft Kunden, Siliziumphotonik-Entwürfe effizienter durchzuführen und gleichzeitig den Produktentwicklungszyklus und die Markteinführungszeit zu verkürzen.

Wie kann COUPE die Bandbreite weiter erweitern? Chen Ming-fa sagte, dass derzeit zwei Hauptstrategien für die Bandbreitenerweiterung existieren. Die erste Strategie heißt „Fast and Narrow“, deren Kern darin besteht, die Übertragungsgeschwindigkeit einer einzelnen Lane von 200 Gbps auf 400 Gbps zu erhöhen, zukünftig sogar über 400 Gbps hinaus. Gleichzeitig wird TSMC die Anzahl der Lanes von 64 auf 128 Lane und sogar noch mehr erweitern, sodass die Gesamtbandbreite von 3,2 Tbps auf 12,8 Tbps und sogar noch höher ansteigt.

Die zweite Strategie heißt „Slow and Wide“, deren Schwerpunkt nicht auf der extremen Erhöhung der Übertragungsgeschwindigkeit einer einzelnen Lane liegt, sondern auf der Erhöhung der Anzahl der WDM-Wellenlängen, um die Gesamtbandbreite zu erweitern. WDM kann schrittweise von einer einzelnen Wellenlänge auf 4, 8, 16 Wellenlängen und sogar noch mehr erweitert werden, um die gesamte optische Übertragungskapazität kontinuierlich zu vergrößern.

Mit Blick auf diese Ziele verbessert TSMC kontinuierlich die Leistungssteigerung von COUPE, und in der nächsten Entwicklungsstufe spielt die heterogene Integration eine noch wichtigere Rolle. Chen Ming-fa sagte, dass es in Zukunft möglich sein wird, Modulatoren, SOA (Halbleiter-Optikverstärker, Semiconductor Optical Amplifier) und Lichtquellen direkt auf der Rückseite der COUPE-Plattform zu integrieren, um den Integrationsgrad optoelektronischer Bauelemente weiter zu erhöhen und mehr Flexibilität für die anschließende Systemerweiterung zu bieten.

Zukünftiger Entwicklungsfahrplan

Laut Berichten von Tomshardware gliedert sich der Technologiefahrplan von TSMC für Siliziumphotonik derzeit in drei Phasen, von der 1,6-Tbps-Optik-Engine mit herkömmlichen steckbaren optischen Bauelementen bis hin zur 12,8-Tbps-Optik-Engine, die in die Prozessorverpackung integriert ist. Der COUPE-Fahrplan ist eng mit den fortschrittlichen Verpackungstechnologien von TSMC und der Weiterentwicklung von Mikroring-Modulatoren (MRM) verbunden, die Licht modulieren und die Leistung direkt beeinflussen. Daher haben mehrere Kunden von TSMC (z. B. NVIDIA) ihre Siliziumphotonik-Strategien um die Weiterentwicklung von COUPE herum aufgebaut.

Die erste Phase des Fahrplans – genannt „COUPE auf PCB“ – nutzt die SoIC-X-Bonding-Technologie von TSMC, um 65-nm-elektronische integrierte Schaltungen (EIC) mit photonischen integrierten Schaltungen (PIC) zu verbinden. Das erste Zielanwendungsfeld dieser Lösung sind OSFP (8-fach kleine steckbare) optische Module, die eine Bandbreite von 1,6 Tbps bieten (doppelt so hoher Durchsatz wie Kupfer-Ethernet-Lösungen und gleichzeitig doppelt so hohe Energieeffizienz). Daher liegt die erste Generation von COUPE außerhalb des Betrachtungsbereichs dieses Artikels. TSMC gibt an