Die Chip-Giganten strömen zum CPO

Kürzlich hat Nvidia die vollständige Massenproduktion seines Spectrum-X Ethernet Photonics CPO-Switch-Chips angekündigt, wobei die ersten Produkte an CoreWeave, Lambda Labs und Oracle ausgeliefert wurden. Damit ist es das weltweit erste 200G/Lane-CPO-Switch-System, das eine großtechnische kommerzielle Nutzung erreicht.

Die Bedeutung dieses Meilensteins geht weit über die Markteinführung eines einzelnen Produkts hinaus: Sie markiert, dass CPO (Co-Packaged Optics) offiziell das Labor verlassen hat und von einem langfristigen Branchenfahrplan zu einer realen Option für KI-Rechenzentren geworden ist.

Fast zeitgleich hat SK Hynix gemeinsam mit weltweit führenden akademischen Einrichtungen eine Arbeit zum CPO-Technologiefahrplan in *Nature Electronics* veröffentlicht, die den Wettbewerbsbereich der optischen Vernetzung vom Netzwerk weiter auf die Speicherschnittstelle ausdehnt.

Der eine konzentriert sich auf Rechenleistung, der andere auf Speicher – beide setzen aus freien Stücken auf dieselbe Richtung CPO, und das ist keineswegs ein Zufall.

Weiterhin erwähnenswert ist, dass es in letzter Zeit im CPO-Bereich ständig neue Entwicklungen gibt: AMD legt den CPO-Fahrplan für den MI500-Beschleuniger offen, TSMC beschleunigt den Ausbau seiner PIC-Kapazitäten, Samsung veröffentlicht die vollständige Planung seiner 300-mm-Siliziumphotonik-Fertigungsplattform, GlobalFoundries tritt als reiner Siliziumphotonik-Fertigungsdienstleister in die Lieferkette ein, und Intel treibt weiterhin die Entwicklung des rechennativen optischen I/O-Ökosystems voran...

Alle weltweit führenden Chip- und Fertigungsunternehmen beteiligen sich nun an diesem Bereich, und ein technologischer Wettlauf um die Vernetzung der nächsten Generation von Rechenleistung hat vollständig begonnen.

Die Krise der elektrischen Vernetzung: Warum man unbedingt „dem Licht folgen“ muss

Um zu verstehen, warum CPO plötzlich zu einem umkämpften Bereich für alle Technologiegiganten geworden ist, muss man zuerst die physischen Obergrenzen erkennen, die die traditionellen Lösungen inzwischen erreichen.

Wie allgemein bekannt ist, erfolgt die Datenübertragung zwischen herkömmlichen Chips über elektrische Signale in Kupferleitungen. Innerhalb von Rechenzentren macht die elektrische Verbindung zwischen optischem Modul und Switch-Chip bereits mehr als 30 % des Gesamtstromverbrauchs aus. Wenn elektrische Signale in Kupferleitungen übertragen werden, steigt der Energieverbrauch mit zunehmender Übertragungsdistanz und höherer Geschwindigkeit.

Wenn die Datenübertragungsrate auf 800G und 1,6T ansteigt, wird die maximal mögliche Übertragungsdistanz von Kupferleitungen immer kürzer. Die von SK Hynix zitierten Daten sind noch anschaulicher: Die Rechenleistung steigt alle zwei Jahre um etwa das Dreifache, während die Vernetzungsbandbreite nur um das 1,4-fache zunimmt. Diese als „Bandbreitenmauer“ bezeichnete Schere schränkt die Expansionsmöglichkeiten der KI ein.

Die Architekturlogik herkömmlicher steckbarer optischer Module ist einfach: Der Switch-ASIC-Chip gibt elektrische Signale aus, die über eine mehr als zehn Zentimeter lange Kupferleitung auf der Leiterplatte zum optischen Modul an der Vorderseite gelangen, wo die Umwandlung zwischen Elektrizität und Licht stattfindet. Das Problem liegt genau in dieser „langen Kupferleitung“. Je weiter sich das elektrische Signal in der Kupferleitung ausbreitet, desto stärker ist die Dämpfung. Um das Signal wiederherzustellen, wird ein DSP-Signalausgleichschip benötigt, der jedoch einen extrem hohen Stromverbrauch hat. Wenn Cluster von Zehntausend Karten auf Hunderttausend Karten erweitert werden und die Anzahl der Switch-Ports in die Tausende geht, werden der zusätzliche Stromverbrauch und die Signaldämpfung nach der Überlagerung zahlreicher Ports zu einer schweren Belastung für den gesamten Rechencluster.

Es ist absehbar, dass die herkömmliche getrennte Architektur aus „Switch-Chip + steckbarem optischen Modul“ sich der physikalischen Grenze der kupferbasierten elektrischen Vernetzung nähert.

CPO bringt die optische Engine näher an den Prozessor heran, steigert Bandbreite und Energieeffizienz durch die Verkürzung der Übertragungsdistanz elektrischer Signale (Quelle: SK Hynix)

Das Wesen von CPO ist eine Architekturrekonstruktion: Der Siliziumphotonik-Engine (PIC) wird zusammen mit dem Switch-Chip und dem Rechenchip auf demselben Substrat verpackt, sodass die optische Schnittstelle näher am Chip liegt oder sogar direkt neben ihm angeordnet ist. Die Übertragungsdistanz elektrischer Signale wird von mehr als zehn Zentimetern auf der Leiterplatte auf wenige Millimeter reduziert. Sobald das elektrische Signal den Rechenchip verlässt, wird es sofort an die optische Engine übergeben, um die Elektro-Licht-Umwandlung durchzuführen.

Diese Änderung führt zu einem systemweiten Leistungssprung:

Starke Steigerung der Energieeffizienz: Offizielle Daten von Nvidia zeigen, dass der Gesamtstromverbrauch von Spectrum-X im Vergleich zu herkömmlichen steckbaren Lösungen um etwa 80 % sinkt, die Linkdämpfung von 22 dB auf 4 dB reduziert wird und die Signalintegrität um das 64-fache steigt.

Zentralisierte Lichtquellen: Mit der externen konzentrierten Lichtversorgungsarchitektur ELS sinkt der Bedarf an Lasern um 75 %. Das senkt nicht nur die Kosten, sondern reduziert auch die Anzahl der Ausfallstellen gleichzeitig, sodass die mittlere Betriebsdauer zwischen Ausfällen der Geräte um etwa das Zehnfache steigt.

Steigerung der Bandbreitendichte: Nach der Beseitigung der Beschränkungen durch den physischen Raum an der Vorderseite können mehr optische Kanäle in einem einzelnen Gehäuse integriert werden, was eine Switch-Kapazität von 102,4 Tb/s pro Chip und sogar 409,6 Tb/s für das gesamte Gerät unterstützt.

Die tiefere Bedeutung liegt darin, dass CPO die optische Vernetzung zum ersten Mal wirklich in das Innere des Gehäuses bringt und zu einer fortschrittlichen Systemintegrationstechnologie wird, die neben 2,5D/3D-Gehäusen und HBM-Stapeln steht, statt nur ein Peripheriegerät auf Leiterplattenebene zu sein.

Chip-Giganten wetteifern um CPO

CPO ist kein einzelner technischer Standard, sondern ein Wettlauf um verschiedene Wege der „gemeinsamen Verpackung von Optik und Elektronik“. Die weltweit führenden Chip- und Fertigungsunternehmen verfolgen basierend auf ihren eigenen Stärken unterschiedliche strategische Wege.

Nvidia: Als Erster den Startschuss für die Massenproduktion abgeben

Nvidia ist einer der aggressivsten Förderer der kommerziellen Nutzung von CPO und gleichzeitig das einzige Systemunternehmen, das eine großtechnische Auslieferung erreicht hat.

Es wurde erstmals auf der GTC-Konferenz im März 2025 vorgestellt, im Januar 2026 in die Vera-Rubin-Plattform aufgenommen, Ende Mai in die Produktion überführt und am 14. August die vollständige Massenproduktion angekündigt – von der Konzeptidee bis zur Massenproduktion hat CPO bei Nvidia nur eineinhalb Jahre gebraucht.

Wie bekannt ist, gehören zu den ersten Kunden Schwernutzer von KI-Recheninfrastruktur wie CoreWeave, Lambda Labs und Oracle, außerdem haben Cloud-Dienstanbieter wie Microsoft Azure, Meta und Nebius die Nutzung bestätigt.

Spectrum-X Ethernet Photonics basiert auf dem neuen Spectrum-6-Switch-Chip, dessen Switch-Kapazität pro Chip 102,4 Tb/s erreicht, doppelt so viel wie die des Vorgängermodells Spectrum-4. Das Flaggschiffmodell SN6800 stapelt 4 ASICs in einem 5U-Gehäuse, erreicht eine Gesamtbandbreite von 409,6 Tb/s und unterstützt 512 800-Gb/s-Ports.

Noch erwähnenswerter ist der Grund hinter diesen Leistungswerten: Im Vergleich zu herkömmlichen steckbaren Lösungen reduziert die CPO-Lösung von Nvidia die Anzahl der Laser um etwa 75 %, senkt den Gesamtstromverbrauch um etwa 80 %, steigert die mittlere Betriebsdauer zwischen Ausfällen um das Zehnfache, senkt die maximale Linkdämpfung von etwa 22 dB auf etwa 4 dB und verbessert die Signalintegrität um etwa das 64-fache.

Das Engagement von Nvidia zeigt sich nicht nur in Produkten. Allein im Juli 2026 hat Nvidia insgesamt 2 Milliarden US-Dollar in die beiden Optikunternehmen Coherent und Lumentum investiert. Zusammen mit anderen Maßnahmen baut es eine optische Strategie mit einem Gesamtvolumen von etwa 4 Milliarden US-Dollar auf.

Zusammenfassend ist CPO nicht nur eine Aktualisierung von Netzwerkgeräten, sondern eine Erweiterung des GPU-Ökosystems von Nvidia. Durch die enge Verknüpfung von Switches mit GPUs und Netzwerksoftware treibt Nvidia KI-Cluster vom gemischten Modell „GPU + Whitebox-Switch“ zu einem voll integrierten geschlossenen Ökosystem voran und erhöht weiter die Umstellungskosten für Kunden.

SK Hynix: Von HBM zur „optikzentrierten“ Architektur

Kürzlich hat SK Hynix, der für seine Speicherchips bekannte Gigant, eine Arbeit über optische Vernetzung in *Nature Electronics* veröffentlicht – diese Maßnahme ist ein Signal für die zunehmende Wettbewerbsintensität in der Lieferkette der KI-Rechenleistung.

SK Hynix ist ein Kernlieferant von HBM, das das „Speicherproblem“ auf Chipebene löst: Selbst mit starker GPU-Rechenleistung nützt es nichts, wenn die Daten nicht schnell genug geliefert werden können. Wenn die Größe des Clusters jedoch auf Schrankebene und Rechenzentrumsebene ansteigt, wird die optische Vernetzung zum nächsten Engpass.

Das Engagement von SK Hynix im Bereich CPO bedeutet im Wesentlichen die Erweiterung von der „Bandbreite innerhalb von Chips“ zur „Bandbreite zwischen Clustern“.

Schematische Darstellung der von SK Hynix vorgeschlagenen „optikzentrierten“ Architektur. Rechenressourcen und Speicherressourcen bilden jeweils XPU-Pools und Speicherpools, die über optische Fasern und photonische Zwischenschichten verbunden sind (Quelle: SK Hynix)

Wie bekannt ist, der zukunftsweisendste Teil der Arbeit ist die Vorstellung einer „optikzentrierten“ Architektur. In der aktuellen Architektur sind HBM und GPU noch über elektrische Signale verbunden, und die Beschränkungen des physischen Raums begrenzen die Anzahl der HBM-Stapel, die in einem Gehäuse integriert werden können. Die optikzentrierte Architektur verbindet den Pool der Rechenressourcen und den Pool der Speicherressourcen über photonische Zwischenschichten direkt mit optischen Signalen und umgeht die Beschränkungen des physischen Raums. Ihr Kernwert liegt in der „Poolbildung von Speicher“: Mehrere Beschleuniger können sich einen Speicherpool teilen, der weit größer ist als das, was in einem einzelnen Gehäuse untergebracht werden kann.

Das Forschungsteam von SK Hynix hat klare technische Ziele für die nächste Generation von KI-Infrastruktur festgelegt: Eine Bandbreite von über 100 Tb/s pro Knoten, ein Energieverbrauch von unter 1 pJ/bit und eine Latenz von unter 10 Nanosekunden zwischen Chips. Der Fahrplan skizziert klar den Entwicklungspfad von 2D- und 2,5D-Zwischenschichten hin zu 3D-heterogenen Stapeln.

Noch erwähnenswerter ist, dass SK Hynix mitgeteilt hat, in der nächsten Phase die massiv parallele optische Vernetzung auf Basis von Micro-LED zu erforschen. Obwohl dies noch im Stadium der technischen Entwicklung ist, zeigt es, dass das Engagement des Speichergiganten im Bereich der optischen Vernetzung weit tiefer geht als von außen angenommen.

TSMC: Der zentrale Akteur der Kapazitäten im Hintergrund, COUPE definiert den Standard für die Massenproduktion

Wenn Nvidia und SK Hynix die Vorreiter im CPO-Bereich sind, ist TSMC der „Chefingenieur“, der die Infrastruktur im Hintergrund aufbaut. Als technologische Basis für die überwiegende Mehrheit der CPO-Lösungen ist TSMC der absolute Marktführer bei der Siliziumphotonik-Kapazität, und seine COUPE-Plattform ist bereits zum Branchenstandard für die Massenproduktion geworden.

TSMC hat 2021 die kompakte universelle photonische Engine COUPE vorgestellt. COUPE nutzt die buckelfreie Kupfer-Kupfer-Hybridbindungstechnologie SoIC-X, um den elektronischen Chip direkt auf den photonischen Chip zu legen. Dadurch werden extrem niedrige Impedanzen an der Schnittstelle zwischen Chips und eine höhere Energieeffizienz erreicht. Leistungsprüfungen zeigen, dass im Vergleich zu 3D-Mikrobuckel-Vernetzungen mit Drahtbindung die Signalrate um 70 % steigt und der Stromverbrauch um 40 % sinkt.

TSMC gibt an, dass COUPE durch seine integrierte Zwischenschichtarchitektur eine 5- bis 10-fache Steigerung der Energieeffizienz und eine 10- bis 20-fache Senkung der Latenz erreicht.

TSMCs Ambition