Speicherchips, neues Schlachtfeld

Speicherchips wandeln sich von standardisierten Massenware zu strategischen kundenspezifischen Komponenten der KI-Infrastruktur. Dieser Wandel ist tiefgreifend und unumkehrbar.

Kürzlich wurde in dem Artikel „Intel-Speicher, Comeback? Es könnte anders sein, als Sie denken!“ darauf hingewiesen: Eine Aussage von Intel-CEO Pat Gelsinger in einem aktuellen Podcast hat in der Speicherbranche für große Aufregung gesorgt: „Früher dachte ich immer, dass Speicher ein Massenwarengeschäft mit niedrigen Bruttomargen ist, das wir nie berühren sollten. Aber im KI-Zeitalter ist das völlig anders. Wir entwickeln eine völlig neue Speicherarchitektur.“

Jemand, der einst freiwillig das Schlachtfeld der Speicherindustrie verlassen hat, kündigt nun mit großem Aufsehen seine Rückkehr an – und die Art der Rückkehr scheint nicht darin zu bestehen, das alte DRAM-Geschäft wieder aufzunehmen, sondern auf eine völlig neue kundenspezifische Speicherarchitektur zu setzen.

Dieses Signal verdient eine gründliche Untersuchung.

Intel ist kein Einzelfall. Samsung rekonstruiert den 3D-Speicher mit zHBM; Choi Tae-won, Vorsitzender der SK Group, sagte ebenfalls offen: Speicher ist nicht mehr nur eine Ware, die nicht durch beliebige Produkte ersetzt werden kann, und ruft das Motto „Schöpfer von Full-Stack-KI-Speicher“ aus; Führungskräfte von Micron erklären kurzerhand: Speicher ist kein gewöhnliches Produkt in der Stückliste mehr, und sie schließen die Verbrauchermarke, um sich voll und ganz auf den KI-Kundenmarkt zu konzentrieren.

Die Maßnahmen der führenden Hersteller zeigen in die gleiche Richtung: Die Speicherbranche wandelt sich umfassend vom standardisierten Wettbewerb um Produktionskapazitäten und Preisen zu einem differenzierten Wettbewerb um Architekturen und Kundenspezifikation, und durchläuft einen Paradigmenwechsel von „Allgemein“ zu „Kundenspezifisch“.

Im KI-Zeitalter treten die Probleme des allgemeinen Speichers deutlich hervor

Um den heutigen Wandel zu verstehen, müssen wir zuerst die ehemaligen Spielregeln der Speicherbranche zurückblicken.

Seit Jahrzehnten sind DRAM und NAND-Flash die typischsten „Massenwaren“ in der Halbleiterindustrie. Samsung, SK Hynix und Micron produzieren Chips mit einheitlichen Spezifikationen, und Kunden kaufen nach Bedarf auf der Grundlage von Marktpreisen für Spotware oder kurzfristigen Verträgen. Die Produkte verschiedener Hersteller sind stark homogen und gegenseitig ersetzbar. Bei einem leichten Ungleichgewicht zwischen Angebot und Nachfrage auf dem Markt schwanken die Preise stark.

Auf Produktebene haben Speicherchips einheitliche Branchenstandards. JEDEC definiert alle Spezifikationen von Schnittstellen, Gehäusen bis zu Leistungsparametern. Die Produktparameter, Leistungen und Spezifikationen verschiedener Hersteller sind stark einheitlich und haben eine sehr hohe Allgemeingültigkeit. Von PCs und Mobiltelefonen bis zu Servern kann ein standardmäßiger DDR-Speicher und ein allgemeines NAND-Chip die meisten Szenarien anpassen, wobei die Unterschiede nur in Kapazität, Geschwindigkeit und Marke liegen. Großserienproduktion und homogener Wettbewerb sind der Mainstream der Branche.

Auf technischer Ebene ist der Iterationspfad stark homogen – DRAM verfolgt fortschrittlichere Fertigungsverfahren, um die Dichte zu erhöhen und den Stromverbrauch zu senken; NAND konkurriert um die Anzahl der gestapelten Schichten, um die Kapazität zu erweitern und die Kosten zu senken. Auf Architekturebene gibt es kaum disruptive Änderungen, und alle Optimierungen konzentrieren sich auf die Erweiterung der Kapazität, die geringfügige Erhöhung der Geschwindigkeit und die Senkung der Kosten.

Im Geschäftsmodell folgt die Branche dem typischen Massenwarenzyklus: Der Kern liegt auf dem Massenverkauf standardisierter Produkte, Preiswettbewerb und Skalierung der Lieferkette. Die Kernkompetenz der Hersteller konzentriert sich auf Ausbeute, Produktionskapazität und Kostenkontrolle. Die Transaktionslogik von Speicherchips ist sehr einfach – die Produkte verschiedener Hersteller sind stark austauschbar. Für Einkäufer ist der Speicher nur eine allgemeine Komponente in der Kostenstruktur; für Speicherhersteller besteht der einzige Gewinnschutz darin, die Produktionskosten pro Chip durch Skaleneffekte zu senken. Wer die Kosten pro Bit am niedrigsten halten kann, überlebt am Zyklusboden.

Der typischste Ausdruck dieses allgemeinen Modells ist, dass Speicherchips seit langem von der Branche als zyklische Produkte betrachtet werden – wenn die Nachfrage steigt, erweitert die gesamte Branche die Produktion, und nachdem das Angebot überschüssig ist, stürzen die Preise ein, und die Hersteller überstehen gemeinsam die schwierige Zeit.

Seit Jahrzehnten folgt die Speicherbranche immer dem Zyklus von „Preiserhöhung – Produktionserweiterung – Überangebot – Preissturz“. Aber die Ankunft der KI hat diese Logik vollständig durchbrochen.

Zuerst gibt es das Problem der „Speicherwand“. In den letzten zwanzig Jahren hat sich die Leistung von Prozessoren mit einer Geschwindigkeit von etwa 60 % pro Jahr verbessert, während die Verbesserungsgeschwindigkeit der Speicherleistung nur etwa 9 % beträgt. Die langfristige unausgeglichene Entwicklungsgeschwindigkeit führt dazu, dass die Speichergeschwindigkeit stark hinter der Rechengeschwindigkeit von Prozessoren zurückbleibt. Die Anzahl der Parameter des Transformer-Modells steigt alle zwei Jahre um das 410-fache, aber die Wachstumsgeschwindigkeit der Speicherbandbreite von GPUs kann bei weitem nicht mithalten. Bei NVIDIA stieg die KI-Rechenleistung von H100 auf B200 von 4000 TFLOPS auf 20000 TFLOPS, was einer Steigerung um das 5-fache entspricht, aber im gleichen Zeitraum stieg die HBM-Bandbreite nur von 6,4 GT/s auf 9,6 GT/s, was einer Steigerung von nur 50 % entspricht – die Lücke zwischen Rechengeschwindigkeit und Datenübertragungsgeschwindigkeit weitet sich schnell aus.

Der CEO von SK Hynix wies darauf hin, dass die beschleunigte Anwendung von KI zu einer explosiven Zunahme des Informationsflusses geführt hat, aber die Speicherleistung nicht mit dem Fortschritt von Prozessoren Schritt halten kann, was zu dem sogenannten Hindernis der „Speicherwand“ führt. Es ist wie ein Genie mit erstaunlicher Denkgeschwindigkeit, das aufgrund der langsamen Schreibgeschwindigkeit nicht alle Ideen rechtzeitig aufzeichnen kann, und die endgültige Produktionseffizienz wird stark beeinträchtigt.

Neben dem Bandbreitenengpass macht auch die Zerissenheit der Szenarioanpassung den allgemeinen Speicher unzulänglich. Die KI-Industrie hat längst sehr unterschiedliche Nachfrageszenarien hervorgebracht: Das Training von großen Modellen in der Cloud strebt nach extremer Bandbreite und Kapazität, die Cloud-Inferenz legt Wert auf Energieeffizienz und Stabilität der Latenz, KI-PCs müssen Leistung und Stromverbrauch ausgleichen, und fahrzeug- und Edge-KI haben strenge Anforderungen an Volumen und Temperaturbeständigkeit.

Die Unterschiede in den Teilszenarien der KI-Industrie sind sehr groß, die Nachfrage ist von Natur aus zersplittert, und eine Reihe standardisierter Produkte kann sie nicht gleichzeitig erfüllen.

Darüber hinaus gibt es den Generationsunterschied der Architektur. Die traditionelle Speicherarchitektur ist für allgemeine Berechnungen ausgelegt und kann nicht mit der Koordinationslogik von KI-Rechenchips übereinstimmen, was zu hohen Kosten für den Datentransport und einer sehr geringen Energieeffizienz des Systems führt. Wie Branchenexperten sagten, ist die Speicherbandbreite, die Branchenstandards liefern können, in den nächsten zehn Jahren im Wesentlichen klar definiert, aber die unbegrenzte Nachfrage nach Leistung moderner KI-Systeme ist mehrdimensional und übersteigt bei weitem das Niveau, das Branchenstandards erfüllen können.

Das tiefer liegende Risiko liegt auch im Geschäftsmodell. Die Produktionslogik des traditionellen allgemeinen Speichers lautet „zuerst massenproduzieren, dann verkaufen“. Hersteller erweitern die Produktion nach Zyklusvorhersagen und liefern dann an die gesamte Branche. Im Zeitalter der Kundenspezifikation müssen Speicherhersteller jedoch frühzeitig in den Chipdesignprozess der Kunden eingreifen und die Spezifikationen gemeinsam mit KI-Chipherstellern definieren.

Pat Gelsinger, ehemaliger CEO von Intel, sagte offen, dass Speicherhersteller in Zukunft wahrscheinlich nicht mehr einfach große Mengen standardisierter Produkte produzieren können, sondern zu kundenspezifischen Chips wechseln müssen und sogar darauf setzen müssen, welche Prozessorunternehmen in Zukunft Gewinner werden. Wenn sie richtig setzen, können sie jahrelange stabile Kunden gewinnen; wenn sie falsch setzen, können sie mit einem Berg von teuren, unverkauften Chipbeständen zurückbleiben.

Vor diesem Hintergrund hat die Speicherbranche einen tiefgreifenden Wandel von der Standardisierung zur Kundenspezifikation begonnen.

Von Standardisierung zu Kundenspezifikation,

wird zur neuen Hauptlinie der Speicherbranche

Es ist ersichtlich, dass die Nachfrage nach KI-Rechenleistung die grundlegende Innovation des Speichers vorantreibt und den Wandel zum kundenspezifischen Trend fördert.

Seit langem ist die Transaktionslogik von standardisiertem DRAM sehr einfach, und die Produkte verschiedener Hersteller sind stark austauschbar. Aber die Ankunft von HBM bricht dieses Angebots-Nachfrage-Paradigma. Um die strengen Anforderungen großer Modelle an die Datendurchsatzrate zu erfüllen, muss HBM mehrere Schichten von DRAM-Chips vertikal stapeln und über Tausende von Silizium-Durchkontaktierungen (TSV) mit dem darunter liegenden Logikchip verbinden. Diese physische Struktur bestimmt, dass es nicht mehr ein unabhängig montiertes Standardteil ist, sondern in der Herstellungsphase eng mit dem Gehäusesystem des Rechenchips verbunden sein muss.

Ein HBM-Chip durchläuft von der Wafer-Herstellung, TSV-Bohrung, Mikrobump-Lötung bis zum fortschrittlichen Gehäuseprozess Tausende von Arbeitsgängen, und der Produktionszyklus dauert mehrere Monate. Der extrem komplexe Herstellungsprozess erhöht nicht nur die technische Eintrittsschwelle, sondern macht die Produkte auch die allgemeine Austauschbarkeit traditioneller Speicher verlieren.

Dadurch wird das Wertattribut von Speicherprodukten neu definiert.

Früher waren Speicherchips „Massenwaren“; heute werden sie zu Kernvermögen mit strategischem Wert in der KI-Industriekette, und Speicherchips werden zu stärker kundenspezifischen Produkten, um die Anforderungen von Chipdesignunternehmen besser zu erfüllen.

Konkret schreitet der Wandel des kundenspezifischen Speichers in mehrere Richtungen voran:

Von „allgemeiner Anpassung an alle Szenarien“ zu „exklusiver Optimierung für ein einzelnes Szenario“: Die Unterschiede der Nachfrage in verschiedenen Teilszenarien der KI sind weit größer als die Unterschiede zwischen Verbrauchselektronik und Servern in der Vergangenheit. Trainingscluster erfordern eine Bandbreite im TB-Bereich und eine Kapazität im 100-GB-Bereich, Inferenzknoten konzentrieren sich mehr auf die Leistung pro Watt und die Latenz des zufälligen Lesens und Schreibens, und Endgeräte beschränken streng Stromverbrauch und Volumen. Standardisierte Produkte können die extremen Anforderungen eines jeden Szenarios nicht erfüllen. Nur durch tiefe Kundenspezifikation für ein einzelnes Szenario kann die Leistungsdecke der allgemeinen Architektur durchbrochen werden.

Der in dem Goldman Sachs-Forschungsbericht angegebene Ausbruch der ASIC-Nachfrage ist der beste Beweis für diese Logik. Cloud-Unternehmen wie Amazon, Google und Meta beschleunigen die selbst entwickelte KI-Chipentwicklung, und ihre Speicherlösungen wechseln vollständig von allgemeinem LPDDR und GDDR zu kundenspezifischem HBM. Im Jahr 2026 wird die Wachstumsrate der ASIC-gesteuerten HBM-Nachfrage 82 % erreichen, weit über 23 % der GPU-gesteuerten. Die Anforderungen dieser selbst entwickelten Chips an die Speicherkundenspezifikation sind viel höher als die von standardisierten GPUs.

Von Kapazitätspriorität zu „Priorität von Bandbreite, Energieeffizienz und Architekturkoordination“: Im Zeitalter des allgemeinen Speichers sind größere Kapazität und niedrigerer Preis die Kernverkaufsargumente. Aber in KI-Szenarien ist die Kapazität nur ein grundlegender Indikator. Die Bandbreite bestimmt, ob die Rechenleistung vollständig ausgenutzt werden kann, die Energieeffizienz bestimmt die Betriebskosten des Rechenzentrums, und die Architekturkoordination bestimmt die endgültige Leistung auf Systemebene. Der Wettbewerbsfokus von Speicherherstellern hat sich von den Kosten pro Bit zu den Kosten pro Bandbreite und der Energieeffizienz auf Systemebene verschoben.

Von passivem Lieferanten zu gemeinsamem Architekten: Früher mussten Speicherhersteller nur die Lieferung nach den von Kunden angegebenen Spezifikationen durchführen. Jetzt müssen sie sich tief an der Phase des KI-Chipdesigns beteiligen und gemeinsam die gesamten Spezifikationen wie Schnittstelle, Gehäuse, Stromverbrauch und Wärmeableitung definieren. SK Hynix hat klar erklärt, dass die bloße Rolle des Lieferanten nicht mehr ausreicht, um die Marktnachfrage zu erfüllen. Speicherhersteller müssen als gemeinsame Architekten im Bereich der KI-Berechnung die Erwartungen der Kunden übertreffen.

Die zyklische Eigenschaft der Branche wird stark geschwächt: Der traditionelle Speicherzyklus wird von der Nachfrage nach Verbrauchselektronik angetrieben, mit einem Auf- und Ab-Zyklus von 3-4 Jahren. Aber die KI bringt eine langfristige, strukturelle inkrementelle Nachfrage, und kundenspezifische Produkte sperren Bestellungen im Allgemeinen durch langfristige Verträge von 3-5 Jahren, was die zyklischen Schwankungen stark glättet.

Gu Nuozheng hat direkt die These „Der Speicherzyklus ist tot“ aufgestellt: Der Speicherzyklus, der in der Vergangenheit von Mobiltelefonen und PCs dominiert wurde und alle paar Jahre auf- und absteigt, ist vollständig beendet. Die dauerhafte inkrementelle Nachfrage, die von KI gebracht wird, hat die grundlegende Logik des Branchenzyklus vollständig umgeschrieben. Sogar nach 2030 wird die globale Gesamtnachfrage nach Speicher die Gesamtproduktionskapazität übersteigen.

Wenn Produkte von Standardisierung zu Kundenspezifikation übergehen und der Verkauf von Spotware zu langfristigen Verträgen übergeht, verblasst die „Massenwaren“-Eigenschaft der Speicherindustrie schnell, und an ihre Stelle tritt die neue Positionierung als strategische KI-Infrastruktur.

Speichergiganten konkurrieren um die kundenspezifische Strecke

Unter der Welle der Speicherkundenspezifikation haben die vier Giganten Intel, Samsung, SK Hynix und Micron unterschiedliche Einstiegswege gewählt und jeweils differenzierte Wettbewerbsbarrieren aufgebaut.

Intel: Kehrt zur Strecke mit Architekturinnovation zurück

Intel kehrt zum Speicher zurück und kämpft nicht direkt mit koreanischen und amerikanischen Giganten im reifen HBM-Markt, sondern legt direkt die nächste Generation neuer Speicherarchitektur an und versucht, den technischen Weg des Hochbandbreitenspeichers von Grund auf neu zu konstruieren.

Pat Gelsinger hat wiederholt öffentlich erklärt, dass er sich schwerpunktmäßig dem Projekt der neuen Speicherarchitektur widmet, dessen Kernziel darin besteht, das Problem der Speicherwand zu lösen, mit dem KI-Systeme konfrontiert sind. Intels Layout dreht sich hauptsächlich um zwei technische Richtungen.

Die erste ist ZAM (Z-Angle Memory).