Alle wollen das Geschäft von Broadcom an sich reißen.

Kürzlich berichtete SemiAnalysis unter Berufung auf Marktgerüchte, dass Google mit AMD zusammenarbeitet, um Projekte im Zusammenhang mit der zehnten Generation von TPUs zu entwickeln. Wenn dies letztendlich umgesetzt wird, könnte dies nicht nur ein wichtiger Schritt für AMD sein, um tatsächlich in den Markt für KI-ASICs großer Rechenzentren einzusteigen, sondern spiegelt auch einen immer offensichtlicheren Industrietrend wider: Kundenspezifische Chips werden zu einem neuen umkämpften Gebiet im KI-Zeitalter.

Tatsächlich beschleunigen nicht nur AMD, sondern auch viele große Chiphersteller wie Intel und MediaTek in den letzten Jahren ihren Vorstoß in das Segment „Kundenspezifische Siliziumchips (Custom Silicon)“.

Dies war ursprünglich das Geschäft, in dem Broadcom und Marvell am besten waren.

In den letzten mehr als zehn Jahren haben sie ein ausgereiftes und äußerst attraktives Geschäftsmodell validiert: Cloud-Giganten wie Google und Amazon können ihre eigenen Workloads, Chiparchitekturen und sogar einige Kern-IPs beherrschen, müssen aber nicht allein ein vollständiges Chip-Team aufbauen, das physikalisches Design, Hochgeschwindigkeitsschnittstellen, fortschrittliches Packaging, Validierung, Massenproduktion und sogar Lieferkettenmanagement abdeckt. Durch die Zusammenarbeit mit ASIC-Herstellern können diese Cloud-Anbieter die Chiparchitektur, die für ihre eigenen Geschäftsvorgänge definiert ist, tatsächlich zu Produkten machen, die in großem Maßstab massenproduziert werden können und stabil in Rechenzentren laufen.

Zuvor war dies noch ein relativ unauffälliges Geschäft. Aber der Ausbruch der KI hat sein Ausmaß und seine Bedeutung vollständig verändert. Am Beispiel von Broadcom: Im zweiten Quartal des Geschäftsjahres 2026 beliefen sich seine Einnahmen aus KI-Halbleitern auf bis zu 10,8 Milliarden US-Dollar, was einem explosionsartigen Anstieg von 143 % gegenüber dem Vorjahr entspricht. Der Wachstumsimpuls stammt von kundenspezifischen KI-Beschleunigern und KI-Netzwerkkips.

Angesichts dieses Kuchens im Wert von mehreren zehn Milliarden Dollar hat der Wettbewerb der Giganten um kundenspezifische Chips gerade erst begonnen.

ASIC wird zur „obligatorischen Option“ für KI-Giganten

In den letzten Jahren ist mit dem explosionsartigen Anstieg des Bedarfs an Training großer Modelle die GPU fast zum Synonym für KI-Rechenleistung geworden. Das am meisten beachtete Problem der gesamten Branche war auch immer: Wer kann NVIDIA herausfordern?

Aber außerhalb der GPU hat sich ein weiterer Markt mit immer größerem Umfang tatsächlich leise gebildet. Google TPU, AWS Trainium, Meta MTIA und immer mehr von Hyperscalern selbst definierte KI-Chips belegen eines: Wenn das Ausmaß der KI-Infrastruktur groß genug ist, wird kundenspezifisches Rechnen fast zu einer unvermeidlichen Wahl.

Für hyperskalierte Cloud-Anbieter wie Google, Amazon, Meta und Microsoft betreiben sie riesige und langfristig stabile KI-Workloads. Sobald eine bestimmte Rechenaufgabe ein ausreichend großes Ausmaß erreicht, besteht der Anreiz, spezielle Hardware dafür zu entwerfen, unnötige Teile zu entfernen und Transistoren, Speicherbandbreite und Verbindungsressourcen auf die Bereiche zu konzentrieren, die die Leistung wirklich beeinflussen.

Das ist auch der Grund, warum die ASIC-Fähigkeiten, die Broadcom über Jahrzehnte angesammelt hat, plötzlich zu einem der begehrtesten Vermögenswerte in der gesamten Halbleiterindustrie geworden sind.

Früher war eines der größten Probleme von ASICs die „hohen Kosten“. Von der Architekturdefinition und dem RTL-Design bis zur physikalischen Implementierung, Validierung, Tape-Out und Massenproduktion erfordert ein fortschrittlicher ASIC oft enorme F&E-Ausgaben. Wenn man nur Zehntausende von Chips pro Jahr benötigt, ist es kaum wirtschaftlich vertretbar, einen Chip für eine bestimmte Workload neu zu entwerfen.

Aber wenn das Investitionsvolumen in die KI-Infrastruktur schnell von mehreren zehn Milliarden Dollar auf mehrere hundert Milliarden Dollar ansteigt und der Bedarf an Chips von Zehntausenden auf Hunderttausende und Millionen steigt, ändert sich das gesamte Wirtschaftsmodell. Wenn man nur Zehntausende von Chips pro Jahr benötigt, ist es offensichtlich kaum rentabel, einen ASIC für eine Workload neu zu entwerfen. Wenn man in Zukunft aber Hunderttausende, Millionen oder sogar mehr Chips benötigt, können die einmaligen Entwicklungskosten durch das riesige Liefervolumen verteilt werden.

Das ist auch der Grund, warum heute fast alle großen Cloud-Anbieter ihre Strategie für kundenspezifische Chips verstärken.

In Zukunft wird der KI-Rechenleistungsmarkt höchstwahrscheinlich keine „Entweder-GPU-oder-ASIC“-Wahl sein, sondern allmählich zu einer Arbeitsteilung übergehen: Aufgaben, die Allgemeingültigkeit und schnelle Iteration erfordern, hängen weiterhin von GPUs ab; ausgereifte Workloads mit ausreichend großem Umfang werden zunehmend an kundenspezifische ASICs übergeben. Mit der stetigen Vergrößerung des letzteren hat der Wettbewerb um Custom Silicon gerade erst begonnen.

AMD: Von Spielkonsolen-Chips bis hin zu KI-ASICs

Bevor die neuesten Gerüchte über Googles TPU auftauchten, würden viele Menschen AMD nicht mit ASIC in Verbindung bringen.

Aber tatsächlich betreibt AMD bereits seit mehr als zehn Jahren Semi-Custom-Geschäfte.

Die 2013 vorgestellten Sony PlayStation 4 und Microsoft Xbox One verwenden beide von AMD gemeinsam mit Kunden entwickelte Semi-Custom-SoCs. Auch die nachfolgende PlayStation 5 und Xbox Series X/S setzen weiterhin auf kundenspezifische Chips von AMD. Die Definition von AMD für das Semi-Custom-Geschäft war immer sehr klar: Kombinieren Sie Ihre eigenen CPU-, GPU- und Multimedia-IPs zu einem kundenspezifischen SoC entsprechend den spezifischen Anforderungen des Kunden.

Allerdings ist das Semi-Custom-Geschäft im Zeitalter der Spielkonsolen nicht mehr mit dem Custom Silicon vergleichbar, das heute in KI-Rechenzentren benötigt wird.

Was die Fähigkeitsgrenzen von AMD wirklich verändert hat, waren zwei wichtige Übernahmen um das Jahr 2022.

Im Februar 2022 schloss AMD die Übernahme von Xilinx ab und erwarb FPGAs, Adaptive SoCs, KI-Engines sowie eine große Anzahl von Hochgeschwindigkeitsschnittstellen und programmierbaren Logikfähigkeiten. Im Mai desselben Jahres schloss AMD die Übernahme von Pensando Systems für rund 1,9 Milliarden US-Dollar ab und erhielt DPU sowie Software-Stacks im Zusammenhang mit Netzwerk, Sicherheit und Speicher.

Rückblickend war AMD zufällig einer der aktivsten Förderer von Chiplet und heterogener Integration in den letzten zehn Jahren.

Wenn man sich AMD heute ansieht, sind seine technischen Bausteine völlig anders: Zen-CPU, Instinct-GPU, Xilinx-FPGA und Adaptive SoC, Pensando-DPU und KI-NIC, Hochgeschwindigkeitsverbindungen sowie Chiplet und fortschrittliches Packaging.

Diese Fähigkeiten dienten früher jeweils Server-CPUs, GPUs, FPGAs und Netzwerkprodukten. Im ASIC-Zeitalter gibt es jedoch eine neue Kombinationsmöglichkeit: AMD muss nicht unbedingt einen standardisierten EPYC oder Instinct an Kunden verkaufen, sondern kann einen Teil der IPs entsprechend der Workload des Kunden zu einem kundenspezifischen Chip neu kombinieren.

Auf dem Financial Analyst Day 2025 hat AMD das Semi-Custom-Geschäft an eine wichtigere Position gestellt. Salil Raje, der für das Adaptive and Embedded Computing-Geschäft verantwortlich ist, leitet gleichzeitig das Geschäft einschließlich kundenspezifischer Plattformen.

Daher ist im Zusammenhang mit den aktuellen Marktgerüchten über Googles TPU v10 die Fähigkeit von AMD unbestritten. Was wirklich beachtet werden sollte, ist nicht nur, ob AMD einen Auftrag von Google erhalten hat. Der Schlüssel liegt darin, ob AMD die über mehr als zehn Jahre angesammelte Semi-Custom-Erfahrung sowie die technischen Fähigkeiten, die es in den letzten Jahren durch Xilinx, Pensando und Chiplet ergänzt hat, auf den viel größeren Markt für KI-ASICs in Rechenzentren übertragen kann.

Wenn die Antwort positiv ist, wird AMD in Zukunft nicht unbedingt nur CPUs und GPUs an Cloud-Giganten verkaufen. Es kann auch „AMD inside“-Custom-Silicon-Produkte verkaufen. Für AMD ist dies ein völlig anderer Markt.

Intel und MediaTek sind bereits eingestiegen

AMD ist nicht der Einzige, der diesen Markt erkannt hat. Tatsächlich haben Intel und MediaTek bereits begonnen, sich KI-ASICs zuzuwenden, und im Vergleich zu AMD haben die Geschäftsentwicklungen der beiden derzeit klarere Einnahmen und Projektunterstützung.

Schauen wir uns zuerst Intel an. Im zweiten Quartal 2026 beliefen sich die Einnahmen aus „Other DCAI“ im Intel DCAI-Geschäft auf 951 Millionen US-Dollar, was einem Anstieg von 304 Millionen US-Dollar gegenüber dem Vorjahreszeitraum entspricht. Im ersten Halbjahr 2026 erreichten die Einnahmen bereits 1,9 Milliarden US-Dollar, was einem Anstieg von 533 Millionen US-Dollar gegenüber dem Vorjahr entspricht. Intel erläuterte in seinem 10-Q-Dokument ausdrücklich, dass dieser Teil des Einnahmenwachstums hauptsächlich durch die gestiegene Nachfrage nach zweckgebundenem Silizium, also ASICs, angetrieben wird. Das bedeutet, dass das ASIC-Geschäft von Intel zu einem Geschäft mit tatsächlichem Einnahmenvolumen wird.

Und Intel entwickelt nicht zum ersten Mal ASICs für große Cloud-Anbieter. Bereits 2021 hat Intel gemeinsam mit Google den IPU Mount Evans in ASIC-Version entwickelt. Im April dieses Jahres kündigten die beiden Seiten eine weitere Ausweitung der Zusammenarbeit an, um weiterhin gemeinsam kundenspezifische IPUs auf ASIC-Basis zu entwickeln, die für die Verarbeitung von Netzwerk-, Speicher- und Infrastrukturaufgaben in Rechenzentren zuständig sind.

Das Besondere an Intel ist, dass es noch über Xeon-CPU, Ethernet, IPU, Hochgeschwindigkeitsschnittstellen, EMIB/Foveros-fortschrittliches Packaging und Intel Foundry verfügt. Theoretisch kann es CPU, ASIC, Packaging und sogar Fertigung weiter miteinander verbinden.

Ein ganz anderer Weg kommt von MediaTek. Früher war das bekannteste Label, das Verbraucher mit MediaTek verbinden, das Smartphone-SoC. Die Dimensity-Serie hat die Wahrnehmung des Marktes für dieses Unternehmen fast definiert.

Aber technisch gesehen hat die Smartphone-SoC-Industrie, die sich in den letzten mehr als zwanzig Jahren entwickelt hat, genau eine Fähigkeit hervorgebracht, die sehr gut für das Zeitalter von Custom Silicon geeignet ist: die systemweite Integration komplexer SoCs. Ein High-End-Smartphone-SoC ist an sich ein hochkomplexes heterogenes System. CPU, GPU, NPU, ISP, Speichercontroller, Basisband, drahtlose Kommunikation und eine große Anzahl von Hochgeschwindigkeitsschnittstellen müssen innerhalb eines begrenzten Flächen- und Leistungsbudgets integriert werden, wobei gleichzeitig Leistung, Kosten, Ausbeute und Massenproduktion berücksichtigt werden müssen.

Jetzt wird diese Fähigkeit in Rechenzentren übertragen. MediaTek hat öffentlich eine Kombination von Rechenzentrums-ASIC-Technologien vorgestellt, die Arm-Neoverse-CPU, NPU, Hochgeschwindigkeitsverbindungen, SerDes, Speicher und fortschrittliches Packaging umfasst, und hat das KI-ASIC in der Cloud ausdrücklich zu einem neuen strategischen Markt gemacht.

Ende Juli dieses Jahres hat MediaTek die Umsatzprognose für KI-Rechenzentrumschips im Jahr 2026 weiter auf über 2 Milliarden US-Dollar angehoben und erwartet, dass der erste kundenspezifische KI-Chip im vierten Quartal dieses Jahres in die Massenproduktion geht. Gleichzeitig wird das angestrebte Marktanteil für den KI-ASIC-Markt im Jahr 2027 weiter auf 15 % bis 20 % angehoben.

Laut einem früheren Bericht von Reuters ist MediaTek auch am nächsten Generation-KI-Chipprojekt von Google beteiligt, aber Google und MediaTek haben die spezifische Kundenbeziehung nicht öffentlich bestätigt.

So ist eine sehr interessante Situation entstanden. Broadcom und Marvell waren ursprünglich die typischsten Akteure auf dem ASIC-Markt. Jetzt betritt AMD den Markt mit CPUs, GPUs und Chiplets, Intel betritt den Markt mit CPUs, ASICs, Packaging und sogar Wafer-Fabriken, und MediaTek, Qualcomm und andere übertragen ihre seit Jahren angesammelte Fähigkeit zur Integration komplexer SoCs von Smartphones auf Rechenzentren. Hinzu kommen eine Reihe von inländischen Herstellern wie VeriSilicon, ASR, JZY Micro und CanSem Technology, die in diesem Bereich tätig sind.

Dies zeigt erneut, dass kundenspezifische Chips nicht mehr ein Nischengeschäft für Chipherstellungsdienstleistungen sind. Sie werden allmählich zu einer weiteren zentralen industriellen Hauptlinie im KI-Zeitalter.

Das ASIC-Geschäft hat sich verändert

Wenn man die Rechenzentrums-ASICs von vor zehn Jahren mit den heutigen KI-Chips vergleicht, ist eine der größten Veränderungen, dass die Chips selbst immer schwieriger werden, ohne Bezug zum System zu diskutieren.

Früher war das Kernproblem beim Entwurf eines ASICs oft die Rechenlogik selbst. Heute ist das völlig anders. Neben einem großen KI-Beschleuniger wird zuerst HBM benötigt. Zwischen Chips sind Scale-up-Verbindungen erforderlich, zwischen Schränken sind Scale-out-Netzwerke erforderlich. Auf der Vorderseite sind CPUs erforderlich, um Planungsaufgaben, Datenvorverarbeitung und Steuerungsaufgaben zu übernehmen. Weiter draußen gibt es noch NIC, Switch, Retimer und sogar optische Verbindungen. Das Packaging ist auch nicht mehr nur der letzte Arbeitsschritt nach der Chipherstellung, sondern wird immer mehr zu einem Teil der Chiparchitektur selbst.

Daher ist das heutige sogenannte „Entwerfen eines KI-ASICs“ in der Praxis oft die gleichzeitige Beantwortung einer Reihe von Fragen: Wie werden die Rechen-Dies aufgeteilt? Wo muss die CPU platziert werden? Welche Kapazität und Bandbreite muss HBM haben? Welche Verbindung wird zwischen Chips verwendet? Wie wird das Scale-up-Netzwerk entworfen? Welche Bandbreite benötigen NIC und Switch? Welches fortschrittliche Packaging wird verwendet? Wann stößt die kupferbasierte Verbindung an ihre Grenzen? Wann muss man beginnen, optische Technologie zu verwenden?

Die Evolution von Googles eigenem TPU hat diese Veränderung bereits gezeigt. Die achte Generation TPU, die Google dieses Jahr veröffentlicht hat, wurde in TPU 8t für groß angelegtes Vortraining und TPU 8i für Inferenz, Reasoning und Verstärkungslernen aufgeteilt, und beide Systeme sind mit Arm-Axion-CPUs ausgestattet. TPU 8i verfügt gleichzeitig über 288 GB HBM und eine HBM-Bandbreite von 8601 GB/s.

Google nennt es einen Teil des KI-Hypercomputers. Dieses Wort kann sehr gut veranschaulichen, was derzeit in der KI-Chipindustrie passiert. Das Objekt, das optimiert werden muss, wandelt sich gerade von Chip zu System. Die Leistung des Chips ist immer noch wichtig, aber was die Effizienz des gesamten KI-Clusters bestimmt, ist die Systemeffizienz, die gemeinsam durch Berechnung, Speicher, Netzwerk, Verbindung und Software gebildet wird.

Das ist auch der grundlegende Grund, warum AMD, Intel und MediaTek plötzlich die Chance haben, in den ASIC-Markt einzusteigen.

Denn wenn sich Custom Silicon von „einen Chip für den Kunden bauen“ zu „eine ganze Reihe von Rechensystemen entsprechend der Workload des Kunden neu kombinieren“ entwickelt, erhalten IPs, die früher getrennt voneinander existierten wie CPU, GPU, DPU, SerDes, Chiplet und fortschrittliches Packaging, einen neuen Wert.

Je mehr „technische Bausteine“ jemand in der Hand hat, desto wahrscheinlicher ist es, dass er an der nächsten Generation von kundenspezifischen Rechenplattformen teilnimmt.

Aber es ist nicht so einfach