Chips: Fusionen und Übernahmen erleben ein Comeback

Der Ausbruch der generativen KI-Industrie führt zu einem exponentiellen Anstieg des Bedarfs an Rechenleistung und stört die grundlegende Ordnung der globalen technologischen Industriekette vollständig. Die damit eng verbundene Halbleiterindustrie erlebt einen noch nie dagewesenen strukturellen Wandel in großem Maßstab.

Wenn große KI-Modelle aus der Trainingsära in die Inferenzära eintreten, ist Rechenleistung nicht mehr nur ein inkrementelles Geschäft in einem bestimmten Teilbereich, sondern zu einer Kernvariable geworden, die die Arbeitsteilung, den Wert und den Wettbewerb der gesamten Industriekette neu gestaltet. Daher ist festzustellen, dass führende Halbleiterunternehmen in dieser Industriekette zwischen 2025 und 2026 eine Welle dichter Übernahmen erzeugen, die die gesamte Kette von Ober- bis Unterseite abdeckt, um die Entwicklungsinitiative im KI-Zeitalter schnell zu ergreifen. Sowohl die EDA-Simulationswerkzeuge auf der unteren Ebene, als auch die KI-Chips für Cloud und Randbereich, sowie fortschrittliche Verpackungs- und Prüfunternehmen im Zusammenhang mit der Chipherstellung und Hersteller von Halbleitergeräten ergreifen Maßnahmen, um KI-bezogene Unternehmen und Kerngeschäfte zu erwerben.

Aus der Perspektive des Marktvolumens prognostiziert der Bericht „Trends der globalen Halbleiterindustrie 2026“ von Deloitte, dass das globale Chipmarktvolumen im Jahr 2026 975 Milliarden US-Dollar erreichen wird, wobei der Anteil der Einnahmen im Zusammenhang mit generativer KI mehr als die Hälfte beträgt. Unter dem riesigen Marktgewinn sind die überall entstehenden Übernahmen keineswegs reine Kapitalspekulationen, sondern ein direktes Signal dafür, dass die Halbleiterindustrie sich vollständig auf KI umstellt und das Branchengefüge grundlegend neu gestaltet wird.

Die Grenzen der EDA-Werkzeuge lösen sich allmählich auf

In den letzten zwanzig Jahren waren die EDA-Einnahmen auf der IC-Design-Seite der absolute Hauptteil des gesamten globalen EDA-Marktes. Im vergangenen traditionellen Halbleiterzyklus waren Verbrauchselektronikchips der größte einzelne Abnehmer für Fabless-Design-Unternehmen, und die Iteration der Tapeouts von mobilen SoCs lieferte EDA eine große Menge an Rückmeldungen aus realen Szenarien. Daher war EDA als unterstützendes Werkzeug für das Chipdesign vor dem KI-Zeitalter in seiner Aktualisierungsgeschwindigkeit größtenteils an das Iterationsrhythmus des Marktes für allgemeine Verbrauchselektronikchips gebunden.

Aber die schnelle Entwicklung großer KI-Modelle in den letzten zwei Jahren hat die strukturellen Anforderungen an Rechenleistungschips erhöht, was Chiplet-, 3D-Stacking- und heterogene Integrationsarchitekturen hervorgebracht hat. Die Probleme der thermischen, elektromagnetischen und Stromkopplung einzelner Chips sind erheblich komplizierter geworden. Traditionelle einzelne Schaltungsdesignwerkzeuge können die Anforderungen an die Entwicklung von KI-Chips nicht mehr erfüllen, und das ursprüngliche Paradigma von EDA-Produkten ist erheblich herausgefordert worden. Angesichts der neuen Designanforderungen haben die drei Giganten nacheinander Simulations- und KI-Designwerkzeuge erworben, um die Aktualisierung des Teilbereichs abzuschließen und die Fähigkeit zur integrierten Simulation von Chip, Verpackung und System zu ergänzen.

Diese Fähigkeitslücke spiegelt sich direkt in den Übernahmeplänen der führenden Hersteller in den letzten zwei Jahren wider. Früher gehörten EDA und die industrielle CAE-Simulation zu zwei unabhängigen Teilbereichen – erstere löste das interne Schaltungsdesign von Chips, letztere war für die multiphysikalische Analyse auf Ebene des gesamten Geräts zuständig. KI-Chips verwenden allgemein Chiplet- und 3D-Stacking-Architekturen, Probleme der thermischen, elektromagnetischen und Stromkopplung erstrecken sich über die beiden Ebenen von Chip und Verpackung, was erfordert, dass der Designprozess von der Frontend-Architekturplanung bis zur thermischen Simulation des gesamten Geräts durchgeht. Dazu haben die drei EDA-Giganten nacheinander CAE-Simulationsunternehmen erworben, um ihre Schwachstellen zu ergänzen: Synopsys hat die Integration von Ansys abgeschlossen, Siemens EDA hat nacheinander Altair, Canopus AI und Precision Innovations erworben, und Cadence hat das Designteam von BETA CAE und Invecas erworben. Dadurch ist EDA von dem traditionellen Chip-Layout-Werkzeug zu einer integrierten Entwicklungsbasis für Chip und System für KI-Chips aufgestiegen.

Quelle: Halbleiterindustrie-Beobachtung, erstellt von uns

Diese Veränderung der Werkzeugeigenschaften und der Dienstleistungsgrenzen zeigt gerade, dass die KI-Welle zwei tiefgreifende Veränderungen in der EDA-Branche mit sich gebracht hat: Erstens wurde die Marktobergrenze erheblich angehoben, das Marktvolumen von EDA und Simulation erweitert sich stetig, hochwertige KI-Rechenleistungschips sind stark von der integrierten Werkzeugkette abhängig, und die Einflussnahme der EDA-Werkzeughersteller nimmt stetig zu, sodass EDA-Werkzeuge von der früheren reinen unterstützenden Rolle in der Industriekette allmählich zu einem Schlüsselschritt werden, der den Designprozess und die Normen von KI-Chips beeinflussen kann. Zweitens steigt die Branchenkonzentration weiter an, die durch die Entwicklung von KI-Chips erforderliche umfassende technische Schwelle ist erheblich gestiegen, nur führende Hersteller können die gesamten Anforderungen von Rechenleistungskunden vollständig erfüllen, und der Überlebensraum kleiner und mittlerer Unternehmen mit einzelnen Werkzeugen im hochwertigen Markt wird stetig eingeengt.

Gleichzeitig treibt die KI-Industrie die EDA-Hersteller dazu an, ihre Forschungsinvestitionen in KI-native Werkzeuge zu erhöhen. Während Unternehmen von dem Gewinn der KI-Chips profitieren, integrieren sie die Fähigkeiten von großen Modellen und KI-Agenten in den gesamten Prozess von Design, Verifizierung und Layout-Optimierung, um den Entwicklungs- und Iterationszyklus zu verkürzen, die PPA-Indikatoren von Chips zu optimieren, die Schwelle für das Chipdesign zu senken und die Einschränkungen durch das unzureichende Angebot an Ingenieuren für hochwertige Chips zu mildern.

KI schreibt die Wettbewerbslogik von Chips neu

Vor dem Ausbruch der KI-Industrie konzentrierten sich viele Chiphersteller auf einen einzelnen Chip als zentrales Lieferobjekt, und der Branchenwettbewerb konzentrierte sich auf die Parameter, den Stromverbrauch und die Kosten des Chips selbst. Aber mit der zunehmenden Aufteilung des Marktes für generative KI in die zwei Szenarien Cloud-Training und Rand-Inferenz messen große Rechenleistungskunden bei ihren Einkaufsentscheidungen nicht mehr nur den Chipparametern Bedeutung bei, sondern legen mehr Wert auf vollständige Lösungen wie Hardware, Planungssoftware und Koordination von Verbindungs-IP. Daher hat die KI-Nachfrage auch die Wettbewerbslogik im Chip-Bereich neu gestaltet. Auf der Kapitalseite spiegeln sich dies darin wider, dass Halbleiterchiphersteller in den letzten zwei Jahren nacheinander Kapital einsetzen, um KI-Unternehmen zu erwerben, und diese Unternehmen sind klar in den Teilbereich der Cloud-Rechenleistung sowie die Szenarien von Fahrzeug und industriellem Rand unterteilt.

Im Teilbereich der Cloud-Rechenleistung bricht die Nachfrage nach KI-Inferenz massiv aus, die Angebotsbeschränkungen von HBM-Speicher und fortschrittlicher CoWoS-Verpackung verstärken die Angebotslücken traditioneller GPUs weiter. Nvidia integriert die differenzierte LPU-Inferenzarchitektur von Groq durch das Modell der Technologielizenzierung in Kombination mit der Übernahme des Kernteams, um die Produktionskapazitätsbeschränkungen von HBM und CoWoS zu vermeiden; durch die Übernahme von Sched MD beherrscht es das quelloffene Slurm-Planungssystem und verbessert die Fähigkeit zur Arbeitslastplanung großer KI-Cluster. AMD hat den Hersteller von dedizierten Inferenzchips Taalas erworben, kombiniert mit den ursprünglichen adaptiven Rechenleistungsvermögen von Xilinx und der SiloAI-Modellsoftware, um das Full-Stack-Produktsystem des Helios-Gerätschranks aufzubauen. Die beiden KI-Chiphersteller haben durch Übernahmen die Fähigkeiten von Inferenzhardware und zugehöriger Software ergänzt, um die Wachstumsgrenze einzelner GPUs zu überschreiten und die strukturellen Widersprüche im Angebot an Rechenleistung zu verbessern.

Im Randbereich sinken die KI-Fähigkeiten stetig von der Cloud in Szenarien wie Autos, Roboter und industrielle Bildverarbeitung, was traditionelle Hersteller von industriellen Steuerungs- und Fahrzeugchips dazu zwingt, durch Übernahmen die Vermögenswerte von NPU und Hochgeschwindigkeitsverbindungen zu ergänzen. NXP hat die programmierbare NPU von Kinara und den fahrzeuggebundenen Hochgeschwindigkeits-SerDes von Aviva Links erworben, um die Hardwarebasis für multimodale große Modelle im Fahrzeugbereich zu festigen; Microchip hat eine Vereinbarung zur Übernahme von Hailo, dem Hersteller von stromsparenden Rand-KI-Chips, unterzeichnet, um die KI-Beschleunigungsfähigkeit von eingebetteten Endgeräten zu ergänzen; ON Semiconductor plant die Übernahme von Synaptics, um die Vermögenswerte von Wahrnehmung, Berechnung und drahtloser Verbindung zu integrieren und das Physical AI-System aufzubauen. Die beschleunigte Umsetzung der KI-Industrie macht die Rand-Rechenleistung von einer zusätzlichen Funktion des Produkts zu einer Kernkompetenz. Für traditionelle MCU-Hersteller ist es sehr schwierig, die inkrementellen Märkte im Automobil- und Industriebereich zu ergreifen, wenn sie keine wirksamen Fähigkeiten für Rand-KI aufbauen können.

Darüber hinaus hat Texas Instruments im Bereich der Analog- und Leistungselektronik Silicon Labs erworben, um das Produktportfolio von Mischsignal- und drahtlosen Verbindungsprodukten zu stärken und das Produktangebot von Rand-KI-Geräten zu sichern; ON Semiconductor hat das SiC-JFET-Geschäft von Qorvo erworben, um die Lieferkette für die Stromversorgung von KI-Servern zu vervollständigen. Die Nachfrage nach Verbindung und Energieversorgung von Rand-KI-Geräten erhöht die Bedeutung von Analog- und Leistungschips weiter.

Von der Cloud-Rechenleistung bis zu den Szenarien von Fahrzeug und industriellem Rand spiegelt sich hinter einer Reihe dichter Kapitalmaßnahmen wider, dass generative KI die Wertverteilung in der Chipindustrie neu gestaltet. Die Bewertungen von Kernvermögenswerten wie dedizierten Inferenzarchitekturen, Hochgeschwindigkeits-Verbindungs-IP und Planungssoftware für KI-Cluster sind deutlich gestiegen, während traditionelle ausgereifte allgemeine Chips nur langsam wachsen. Der Matthäus-Effekt in der Branche verstärkt sich stetig, und Unternehmen, die gleichzeitig sowohl im Cloud- als auch im Randbereich aufgestellt sind und über die Fähigkeit zur Integration von Hardware und Software verfügen, erhalten leichter Aufträge für Rechenleistung.

Quelle: Halbleiterindustrie-Beobachtung, erstellt von uns

Fortschrittliche Verpackung wird zu einer strategischen Ressource

Der Ausbruch des Bedarfs an Rechenleistung überträgt sich auch auf den nachgelagerten Herstellungsprozess, sodass die fortschrittliche Verpackung zu einer strategischen Ressource in der Industriekette geworden ist. In der vergangenen Arbeitsteilung der Industriekette waren Waferherstellung, Verpackung und Prüfung lange Zeit als unterstützende Glieder positioniert, und die Produktionskapazitätsverteilung priorisierte Verbrauchselektronik wie Mobiltelefone und PCs. KI-Rechenleistungchips verwenden in großem Maßstab die 2.5D-CoWoS- und HBM-Stacking-Lösung, und das mehrschichtige Stacking von HBM muss mit der CoWoS-Verpackung koordiniert werden, sodass die Kapazität der fortschrittlichen Verpackung zu einem zentralen Engpass wird, der die Lieferung von GPUs einschränkt. Die Branche befindet sich lange Zeit in einem Zustand des knappen Gleichgewichts zwischen Angebot und Nachfrage, was die Wertvorstellung des Marktes zu den Vermögenswerten im Herstellungsbereich vollständig umgeschrieben hat. Angesichts der angespannten Situation verfolgen die verschiedenen Parteien unterschiedliche Wege: Speicherhersteller wie Samsung, SK Hynix und Micron erweitern die HBM-Kapazität hauptsächlich durch den Bau eigener Fabriken; während Unternehmen aus den Bereichen Wafer, Verpackung und Prüfung sowie Geräte gleichzeitig neue Produktionslinien bauen und ungenutzte Fabrikhallen erwerben, um das Angebot schnell freizusetzen und die Schwachstellen in allen Gliedern zu ergänzen.

Konkret bei den führenden Herstellern hat TSMC angesichts des vorübergehenden Kapazitätsengpasses im CoWoS-Verfahren und den zugehörigen hochwertigen Substraten nicht nur in großem Umfang eigene Fabriken gebaut, sondern auch die ungenutzte Fabrikhalle von Innolux in Tainan erworben, um sie schnell in CoWoS-Kapazität umzuwandeln; ASE erhöht gleichzeitig die Kapitalausgaben für den Bau neuer Produktionslinien und erwirbt ungenutzte Fabrikhallen, um die Kapazität der fortschrittlichen Verpackung zu erweitern und seine Fähigkeit zur Versorgung mit KI-Chip-Verpackung und -Prüfung zu stabilisieren; Applied Materials hat die Übernahme des NEXX-Geschäfts von ASMPT abgeschlossen, um die Panel-Level-Verpackungsabscheidungsgeräte zu ergänzen, die für die Massenproduktion von großformatigen KI-Beschleunigern erforderlich sind, und die Schwachstellen bei hochwertigen Chipherstellungsgeräten zu schließen.

Quelle: Halbleiterindustrie-Beobachtung, erstellt von uns

Durch eine Reihe von Veränderungen im Herstellungsbereich ist der tiefgreifende Einfluss von KI auf den Bereich der Waferherstellung zu erkennen. Die fortschrittliche Verpackung ist nicht mehr nur ein nachgelagerter unterstützender Prozess, sondern zu einem zentralen strategischen Vermögenswert geworden, der die Obergrenze der Lieferung von Rechenleistungchips bestimmt. Hersteller, die über eigene Fabriken und Geräte verfügen, haben in dem Spiel um die Lieferkette eine stärkere Verhandlungsmacht; zweitens hat sich die Logik der Kapazitätspreisgestaltung geändert: Früher konkurrierten die Auftragsfertigungsbereiche hauptsächlich über die Kosten, derzeit sind die Kunden bereit, eine Prämie für die langfristig stabile Kapazität der fortschrittlichen Verpackung zu zahlen, sodass der Erwerb von physischen Fabrikhallen auch zu einem wichtigen Mittel zur Sicherung des