Ist die „nächste Goldgrube“ im Speichersektor plötzlich nicht mehr begehrt?

In den letzten zwei Jahren stand die gesamte Aufmerksamkeit der Speicherindustrie auf HBM – die enorme Nachfrage, die durch das Training großer KI-Modelle entstanden ist, hat den Hochgeschwindigkeitsspeicher zu dem heißesten Bereich in der Halbleiterindustrie gemacht. Die Preise sind stetig gestiegen, und die Produktionskapazität reicht nicht aus, um die Nachfrage zu decken. Seit Beginn des Jahres 2026 rückt jedoch ein weiteres technologisches Konzept vom Rand der Branche in das Zentrum der Aufmerksamkeit: CXL.

Was ist CXL also, und wie kann es eine neue Marktlücke in dem von großen Konzernen dominierten Speichermarkt erschließen?

01 

CXL rückt in das Zentrum der Aufmerksamkeit 

Jede großangelegte Verbreitung einer Technologie erfordert zunächst einen dringenden Auslöser. Der Auslöser für CXL ist eine Preisliste, die Rechenzentren nicht länger ignorieren können.

Werfen wir einen Blick auf einige Zahlen:

Seit der zweiten Hälfte des letzten Jahres sind die Preise für globale Speicherchips stetig gestiegen. Daten von Eastmoney Choice zeigen, dass der durchschnittliche Vertragspreis für 16-Gb-DRAM-Chips für DDR5 auf dem internationalen Markt von 4,8 US-Dollar pro Stück im Mai 2025 auf 37,5 US-Dollar im Mai 2026 gestiegen ist, was einem Anstieg von 681 % innerhalb eines Jahres entspricht. Im gleichen Zeitraum ist der durchschnittliche Verkaufspreis von handelsüblichen 16-GB-DDR5-Verbrauchermodulen von etwa 800 Yuan Mitte 2025 auf über 4000 Yuan heute angestiegen, was einem Anstieg von mehr als dem Vierfachen innerhalb von sechs Monaten entspricht.

Im Serverbereich hat der Preis für 256-GB-DDR5-Speichermodule bereits 50.000 Yuan überschritten. Daten zeigen, dass der Stückpreis für 64-GB-DIMM-Module vom dritten Quartal 2025 bis zum ersten Quartal 2026 um das 3,5-fache gestiegen ist. Es wird erwartet, dass der gesamte Preisanstieg bis zum dritten Quartal 2026 auf das Fünffache anwächst.

Was hier erläutert wird, ist nicht der Preisanstieg an sich, sondern die strukturelle Natur dieses Preisanstiegs. Die treibende Kraft hinter dieser Speicherpreiserhöhung seit 2025 ist die starke Nachfrage von KI-Servern nach DDR5 – die Inferenz großer Modelle erfordert riesige Mengen an Arbeitsspeicher, um die umfangreichen Modellparameter und den KV-Cache zu speichern. Da die Anzahl der Speicherkanäle von Server-CPUs begrenzt ist, kann dieser Bedarf nur durch den Einsatz von Modulen mit hoher Kapazität gedeckt werden. Wenn auf der Nachfrageseite Millionen von Servern gemeinsam aufgerüstet werden und auf der Angebotsseite die drei großen Hersteller den Großteil ihrer Produktionskapazität bereits für HBM reserviert haben, ist die Angebotslücke bei DDR5 nicht zyklisch, sondern strukturell.

Genau in dieser Marktlücke hat sich CXL von einer „Technologie der nächsten Generation“ zu einer „aktuellen Lösung“ entwickelt.

Bevor wir CXL näher betrachten, lernen wir zunächst eine Definition kennen. NUMA (Non-Uniform Memory Access) ist ein Speicherarchitekturdesign, das für Multiprozessorsysteme geeignet ist. In einem NUMA-System verfügt jede CPU (genauer gesagt jeder NUMA-Knoten) über ihren eigenen „lokalen“ Speicher, auf den mit geringer Latenz zugegriffen werden kann. Der Zugriff auf den „entfernten“ Speicher anderer Knoten erfordert hingegen die Überquerung des NUMA-Busses, was zu schlechterer Latenz und Bandbreite führt. Denn dadurch wird die wertvollste Ressource, der Speicher, physisch und logisch in einzelne Inseln aufgeteilt.

Die CXL(Compute Express Link)-Technologie ist eine neuartige Hochgeschwindigkeitsverbindungstechnologie, die darauf abzielt, einen höheren Datendurchsatz und geringere Latenz zu bieten, um die Anforderungen moderner Rechen- und Speichersysteme zu erfüllen. Sie wurde ursprünglich gemeinsam von Intel, AMD und anderen Unternehmen eingeführt und erhielt breite Unterstützung von Unternehmen wie Google, Microsoft. Das bedeutet, dass Unternehmen keine teuren, voll bestückten lokalen DDR5-Großspeicher für jede einzelne CPU kaufen müssen. Stattdessen können sie über den CXL-Bus einen standardisierten Speicherressourcenpool zentral bereitstellen, sodass Rechenknoten den Speicher bedarfsgesteuert und flexibel nutzen können.

Daher liegt das Hauptanwendungsgebiet von CXL in den Bereichen künstliche Intelligenz, Hochleistungsrechnen und Rechenzentren.

Seit der Veröffentlichung im Jahr 2019 hat das CXL-Protokoll mehrere Versionen durchlaufen und steht in engem Zusammenhang mit den PCIe-Versionen.

CXL 1.0 wurde im März 2019 veröffentlicht und basiert auf der PCIe 5.0-Technologie. CXL 2.0 wurde im November 2020 veröffentlicht, basiert ebenfalls auf PCIe 5.0 und führt Speicherpooling, Austauschfunktionen, persistenten Speicher und Sicherheitsfunktionen ein. CXL 3.0 wurde im August 2022 veröffentlicht, basiert auf PCIe 6.0, erhöht die Bandbreite pro Kanal auf 64 GT/s und führt das Konzept des Fabric (Struktur) ein, unterstützt mehrstufigen Austausch, echte Speicherfreigabe und gleichgerichtete Kommunikation zwischen Geräten. CXL 3.1 wurde im November 2023 veröffentlicht, ist eine schrittweise Aktualisierung auf Basis von CXL 3.0 und verbessert die Skalierbarkeit der Struktur sowie die Unterstützung für vertrauenswürdige Ausführungsumgebungen (TEE). CXL 3.2 wurde im Dezember 2024 vorgestellt, optimiert die Überwachung und Verwaltung von CXL-Speichergeräten und erweitert die Sicherheit durch das Trusted Security Protocol (TSP). Die CXL 4.0-Spezifikation wurde im November 2025 veröffentlicht und erreicht eine Datenrate von 128 GT/s.

Es ist nicht übertrieben zu sagen, dass CXL eine Revolution für Rechenzentren bedeutet.

Erstens: Gemäß der Definition der CXL-Konsortia unterstützt der Standard einheitlich drei Arten von Geräten: 1. Cache-Geräte wie intelligente Netzwerkkarten; 2. Allgemeine Rechen- und Beschleunigungschips, darunter CPUs, GPUs, DPUs, SoCs und verschiedene KI-/FPGA-Beschleuniger; 3. Speichererweiterungscontroller, darunter DRAM, neuartiger persistenter Speicher und NAND-Flash, die normalerweise als Speicherpuffer zur Erweiterung der Bandbreite oder Kapazität dienen. Im gegenwärtigen Stadium und in den nächsten 2 bis 3 Jahren liegt der zentralste und praktischste Wert von CXL darin, die Speicherressourcen von Servern zu geringeren Kosten zu erweitern und die Effizienz der Datenübertragung zu verbessern. Die tiefere Bedeutung lässt sich jedoch in der Entwicklungsroadmap von CXL erkennen.

Zweitens: Wie bereits erwähnt, führen CXL 2.0 und spätere Versionen die Fähigkeit zum Speicherpooling und zur Speicherfreigabe ein. Das bedeutet, dass CXL 2.0 es ermöglicht, die Speicherressourcen mehrerer Server über einen Switch zu einem Pool zu bündeln und diesen dynamisch verschiedenen Rechenknoten bedarfsgesteuert zuzuweisen. Dies ist ein entscheidender Schritt der Technologie vom einzelnen Server zum Cluster. Um jedoch ein globales Pooling auf Rack-Ebene oder sogar auf Ebene des gesamten Rechenzentrums zu realisieren, muss die großangelegte kommerzielle Nutzung von Hardware der Version CXL 3.0 und höher (mit Unterstützung für mehrstufigen Fabric-Austausch) abgewartet werden.

Drittens: Derzeit erforscht die Branche Lösungen für NVDIMM (nicht flüchtige Dual-Inline-Speichermodule) und auf neuartigen Speichermedien wie MRAM, ReRAM basierende Systeme. In Zukunft besteht die Möglichkeit, diese in Kombination mit der CXL-Schnittstelle als entfernter persistenter Speicher zu nutzen.

Viertens: Mit der schrittweisen Einführung von CXL gibt es eine weitere vielversprechende Entwicklungsrichtung: die tiefe Integration von CXL mit Datenverarbeitungseinheiten (IPU/DPU). Derzeit müssen Daten bei der gemeinsamen Verarbeitung von Speicher- und Netzwerkaufgaben durch CPU und DPU mehrmals zwischen den Speichern der beiden Komponenten kopiert werden, was CPU-Zyklen verbraucht und die Latenz erhöht. CXL unterstützt die Einrichtung eines einheitlichen, cache-konsistenten gemeinsamen Speicherbereichs zwischen CPU und DPU. Das bedeutet, dass die DPU die zu verarbeitenden Daten direkt aus dem CPU-Speicher lesen und die verarbeiteten Daten direkt zurückschreiben kann, sodass explizite Datenbewegungen entfallen. Diese Fähigkeit wird die Effizienz von Aufgaben wie Speicher-Offloading, Komprimierung/Dekomprimierung sowie Verschlüsselung/Entschlüsselung um ein Vielfaches steigern.

Zusammenfassend ist CXL nicht nur ein Schnittstellenstandard, sondern eine konzeptionelle Veränderung, bei der der Speicher vom „privaten Eigentum“ der CPU zu einer „öffentlichen Ressource“ auf Ebene des Rechenzentrums wird.

02 

Meta zeigt die vorhandenen Probleme auf 

In CXL-Speichersystemen ist der Speichererweiterungscontroller (MXC, Memory eXpander Controller) das absolut zentrale Bauteil. Es handelt sich um einen leistungsstarken anwendungsspezifischen integrierten Schaltkreis (ASIC) oder ein System-on-Chip (SoC), der auf CXL-Speichermodulen (z. B. im E3.S- oder PCIe-AIC-Formfaktor) platziert wird. Vor kurzem hat Meta auf der internationalen Konferenz für Computerarchitektur ISCA 2026 seinen selbst entwickelten kundenspezifischen Vistara-Chip vorgestellt. Dies ist ein CXL-ASIC, der speziell für die Wiederverwendung von DDR4-Speicher aus ausgemusterten Servern entwickelt wurde. Durch das Anschließen von DDR4-Speichermodulen alter Server an neue DDR5-Server wird ein gemeinsamer Speicherpool aufgebaut, der in großangelegten Infrastrukturen mit Millionen von Servern eingesetzt werden kann. Aus dem gleichzeitig von Meta veröffentlichten Papier geht hervor, dass diese Lösung die Anzahl der für einige KI-Inferenzaufgaben erforderlichen Server um bis zu 25 % reduzieren und die durchschnittliche Latenz verteilter Caches um 29 % senken kann.

Meta weist in dem Papier auf ein in Rechenzentren weit verbreitetes Problem der Ressourcenfehlallokation hin: Die erwartete Lebensdauer von Servern beträgt normalerweise 3 bis 5 Jahre, während die physische Lebensdauer von DRAM-Chips für Server 7 bis 10 Jahre erreichen kann. Das bedeutet, dass eine große Menge an DDR4-Speicher mit noch guter Leistung mit dem Ausmustern der gesamten Server ungenutzt bleibt oder sogar entsorgt wird.

Noch gravierender ist, dass etwa 40 % der Server in Metas eigener Infrastruktur – mit einer Gesamtzahl von mehreren Millionen – aufgrund der begrenzten Speicherkapazität keine neuen KI-Arbeitslasten mehr aufnehmen können. Gleichzeitig liegt eine riesige Menge an DDR4-Speicher brach. Vor dem Hintergrund stark gestiegener Preise und knapper Versorgung bei DDR5-Speicher ist diese Situation, bei der „alter Speicher ungenutzt bleibt und neuer Speicher unerschwinglich teuer ist“, eine enorme Ressourcenverschwendung für großangelegte Internetunternehmen mit jährlichen Kapitalausgaben von mehreren zehn Milliarden US-Dollar.

Darüber hinaus haben Cloud-Anbieter wie Google bereits begonnen, CXL in ihren Rechenzentren einzusetzen und Controller zu installieren, um den Datenverkehr zwischen CPUs und großen externen Speicherpools zu verwalten. Nvidia plant, den CXL 3.1-Standard in der später in diesem Jahr erscheinenden Vera-CPU zu unterstützen. Dieser Schritt wird in der Branche als die bisher größte praktische Prüfung von CXL angesehen.

Daher kommt die „Wiederverwendung“ von CXL genau zum richtigen Zeitpunkt.

03 

Die Ära von CXL hat begonnen 

Derzeit gibt es nur sehr wenige Hersteller, die ausgereifte kommerzielle Produkte anbieten können. Sie gliedern sich hauptsächlich in zwei Gruppen: Die eine Gruppe besteht aus unabhängigen Herstellern von Verbindungschips, die andere aus Speicherherstellern, die eine vertikale Integration anstreben.

Bei den Herstellern von Verbindungschips hat Montage Technology dank seiner umfassenden Erfahrung bei DDR4/5-Pufferchips den Bereich der CXL-Speichercontroller erschlossen und einen Vorsprung erlangt. Im Mai 2022 veröffentlichte das Unternehmen seinen ersten CXL-MXC-Chip, der den CXL 2.0-Standard unterstützt. 2024 wurde die Entwicklung der Serienversion seines ersten CXL-MXC-Chips abgeschlossen. Im Januar 2025 bestand der Chip erfolgreich die CXL 2.0-Konformitätsprüfung und wurde in die erste Liste der CXL 2.0-konformen Lieferanten aufgenommen, die von der CXL-Konsortia veröffentlicht wurde. Unter den gleichzeitig gelisteten Speicherherstellern verwendeten Samsung Electronics und SK Hynix für ihre getesteten Produkte alle den MXC-Chip von Montage Technology. Im September 2025 veröffentlichte das Unternehmen den neuen MXC-Chip M88MX6852, der auf dem CXL 3.1-Standard basiert, und begann mit der Bereitstellung von Mustern für Hauptkunden. Darüber hinaus sind die führenden Anbieter von Schnittstellen-IP Microchip, Marvell, Rambus wichtige Konkurrenten in diesem Bereich.

Bereits im August 2022 kündigte Microchip die Erweiterung seiner Produktpalette serieller angeschlossener Speichercontroller an und stellte die neue intelligente Speichercontroller-Serie SMC 2000 auf CXL-Basis vor. Marvells CXL-Strategie ähnelt eher einer „Kaufstrategie“. 2022 kündigte Marvell die Übernahme von Tanzanite in einer Barzahlungstransaktion an, um sein cloudoptimiertes CXL-Produktportfolio zu erweitern. Im Januar dieses Jahres gab Marvell bekannt, eine endgültige Vereinbarung zur Übernahme von XConn Technologies, einem Anbieter fortschrittlicher PCIe- und CXL-Switch-Chips, für etwa 540 Millionen US-Dollar getroffen zu haben. Rambus hat ebenfalls einen eigenen CXL 3.1-Controller-Chip auf den Markt gebracht, aber sein größtes Geschäftsfeld liegt nach wie vor in der IP-Lizenzierung.

Auf Seiten der Speicherhersteller werden CXL-Controller hauptsächlich eingekauft und in Speichermodule integriert, bevor sie an Kunden ausgeliefert werden. Früheren Meldungen zufolge hat Samsung sein C