Glasverkapselung, es steht wirklich vor der Tür.

Schon vor einigen Jahren galt das Glassubstrat mit Kern als potenzielle Lösung für hochwertige Verpackungen. Warum wird die Glasverpackung aber seit so vielen Jahren diskutiert und hat bislang noch keine großflächige Anwendung erreicht?

Der Grund liegt darin, dass „Glasverpackung“ niemals eine Technologie ist, die einzeln erobert und vollständig ersetzt werden kann. Glas kann sowohl als temporäres Trägermaterial als auch als dauerhafte Kernschicht des Verpackungssubstrats, Zwischenschicht, Plattform für passive Bauelemente und sogar als optische Verbindungsstruktur dienen. Verschiedene Anwendungen entsprechen unterschiedlichen Materialsystemen, Herstellungsverfahren und Arbeitsteilungen in der Industriekette und stehen jeweils vor Problemen wie Durchkontaktierungen im Glas, Metallisierung, Verzugskontrolle, Ausbeute und Massenproduktionskosten. Daher dringt Glas nicht plötzlich zu einem bestimmten Zeitpunkt in die Verpackung ein, sondern durchdringt das Chip-Verpackungssystem schrittweise in verschiedenen Rollen und entlang unterschiedlicher technologischer Pfade.

Heute beschleunigt sich dieser Prozess deutlich. Von Intel, TSMC, Samsung, SK, LG über UMC, ASE, Corning, AGC bis hin zu Innolux – immer mehr Anbieter aus den Bereichen Chipherstellung, Verpackung und Test, Materialien und Displayindustrie nehmen Glas in ihre Roadmaps für fortschrittliche Verpackungen auf. Die in der Vergangenheit relativ verstreute Materialforschung, Prozessentwicklung und Anwendungsvalidierung bildet allmählich eine klarere Industriekette.

Was Glas wirklich mit sich bringt, ist vermutlich nicht nur ein einfacher Materialaustausch, sondern eine tiefgreifende Umgestaltung der Grenzen der fortschrittlichen Verpackungsindustrie und des Lieferkettengefüges.

Physische Engpässe zwingen zum Eintritt in das „Glaszeitalter“

In den vergangenen Jahrzehnten maß die Halbleiterindustrie den technischen Fortschritt hauptsächlich daran, ob Transistoren weiter verkleinert werden können. Im Zeitalter der KI-Chips stammen jedoch immer mehr Leistungssteigerungen nicht aus einem einzelnen Chip, sondern aus der Zusammenarbeit von GPU, CPU, HBM, Netzwerkchips, I/O-Dies und verschiedenen Chiplets in derselben Verpackung. Die fortschrittliche Verpackung hat sich von einem „nachgelagerten Arbeitsschritt“ nach Abschluss der Chipherstellung zu einem Schlüsselelement entwickelt, das Rechenleistungsdichte, Speicherbandbreite, Stromverbrauch und Systemkosten direkt bestimmt.

Dass Glas Aufmerksamkeit erhält, liegt zunächst nicht daran, dass es ein neues Material ist, sondern daran, dass die Verpackungsgrößen von KI-Chips schnell an die Grenzen traditioneller Material- und Herstellungssysteme stoßen.

TSMC hat CoWoS von seiner ursprünglichen Größe um etwa eine Maskengröße stetig vergrößert. 2026 begann TSMC mit der Produktion von CoWoS mit der 5,5-fachen Maskengröße und plant, 2028 eine Version mit der 14-fachen Maskengröße auf den Markt zu bringen, die theoretisch etwa zehn große Rechenchips und 20 HBM-Gruppen integrieren kann. 2029 wird die Größe weiter auf größere Abmessungen ausgedehnt.

Wenn die Verpackungsfläche nur einige Dutzend Millimeter im Quadrat misst, können Schrumpfung, Ausdehnung und Verzug von organischen Trägermaterialien noch durch Materialrezepturen, Schichtstrukturen und Prozessparameter kompensiert werden. Wenn die Verpackung jedoch allmählich auf 100 Millimeter oder noch größere Dimensionen anwächst, steigen die Probleme nichtlinear: Die Wärmeausdehnungskoeffizienten verschiedener Materialien stimmen nicht überein, und Temperaturzyklen führen zu Verformungen des Trägermaterials; je größer die Verpackungsfläche ist, desto leichter sammeln sich Ausrichtungsfehler zwischen mehrschichtigen Leitungen an; Spannungen zwischen Kupferleitungen, Harzmedien und der Kernschicht beeinträchtigen ebenfalls die Ausbeute von Mikro-Bumps, RDLs und der Chip-Montage.

Intel fasst die Haupteinschränkungen traditioneller organischer Materialien in den Punkten Schrumpfung, Verzug, Stromversorgung und Verbindungsdichte zusammen. Das angekündigte technische Ziel für Glassubstrate besteht darin, die Entwurfsregeln für Verpackungen um eine Größenordnung zu verbessern, um dichtere Verbindungen und größere Chiplet-Kombinationen zu unterstützen. Intel ist der Ansicht, dass die höhere Steifigkeit, Ebenheit und Dimensionsstabilität von Glas es ermöglichen, die Verpackung weiter in Richtung größerer Flächen, feinerer Leitungen und höherer I/O-Dichte weiterzuentwickeln.

Hier muss ein häufiges Missverständnis geklärt werden: Die Vorteile von Glas bedeuten nicht, dass es eine bessere Wärmeleitfähigkeit als Silizium oder Metall aufweist. Die von Samsung Motor, AGC und anderen Herstellern hervorgehobenen thermischen Eigenschaften beziehen sich hauptsächlich darauf, dass Glas einen niedrigen oder einstellbaren Wärmeausdehnungskoeffizienten aufweist und während Temperaturänderungen dimensionsstabiler ist, wodurch Verzug des Trägermaterials und Fehlausrichtungen zwischen Schichten reduziert werden; es löst Probleme der thermomechanischen Stabilität und ersetzt nicht direkt Kühlkörper, Kühlplatten oder Grenzflächenmaterialien für Wärmeleitung.

Darüber hinaus ist Glas selbst ein Isolationsmaterial mit guten Hochfrequenzeigenschaften und geringen dielektrischen Verlusten. Bei Hochgeschwindigkeits-SerDes, Switch-Chips, HBM und der zukünftigen gemeinsamen optoelektronischen Verpackung durchlaufen Signale immer mehr Leitungen mit immer höheren Frequenzen, sodass die dielektrischen Eigenschaften von Verpackungsmaterialien direkt Einfügungsverluste, Übersprechen und Stromverbrauch beeinflussen.

Der Kernwert von Glas liegt also nicht in einem einzelnen Parameter, sondern darin, gleichzeitig vier neue Anforderungen der fortschrittlichen Verpackung zu erfüllen: größere Fläche, stabilere Dimensionen, dichtere Verbindungen und bessere hochfrequente elektrische Eigenschaften.

Glas gelangt in Chips,

in mindestens fünf verschiedenen Formen

Die Glasverpackung ist jedoch kein einheitlicher technologischer Pfad. Im Gegenteil, sie umfasst mindestens fünf verschiedene industrielle Formen: Temporäres Glasträgermaterial (Glass Carrier), Glaskern-Trägermaterial (Glass Core), Glaszwischenschicht (Glass Interposer), TGV und Glasbrücke (GlassBridge). Nur wenn diese Konzepte zuerst unterschieden werden, kann man erkennen, worum sich die Hersteller wirklich streiten.

Erste Form: Als temporäres Glasträgermaterial

Bei wafer-level und panel-level Fan-Out-Verpackungen sind Chips, Formmassen und RDL-Strukturen normalerweise dünn und neigen dazu, während des Dünnschleifens, Belichtens, Galvanisierens und Bondens sich zu verziehen oder zu beschädigen. Daher müssen sie zuerst auf einer flachen, stabilen Glasplatte befestigt werden. Nach Abschluss des Prozesses wird diese Glasplatte durch Laser oder andere Entbondungsverfahren entfernt und verbleibt nicht im fertigen Chip. Dieses Glas ist im Wesentlichen ein Prozesswerkzeug. Das heißt, wenn eine panel-level Verpackungslinie „Glas verwendet“, bedeutet das nicht unbedingt, dass das endgültig gelieferte Chip Glas enthält. Seine Schlüsselindikatoren umfassen Ebenheit, Gesamtdickenvariation, Oberflächenrauheit, Wärmeausdehnungskoeffizient und Kompatibilität mit temporären Bond- und Entbondmaterialien.

AGC liefert bereits in Massenproduktion Glasträgermaterialien für wafer-level und panel-level Verpackungen, die 300-Millimeter-Wafer und quadratische Panels von etwa 500 Millimetern abdecken. Corning liefert seit langem präzise Glasträger für Fan-Out-Verpackungen, die Verarbeitung dünner Wafer und großformatige Panels.

Zweite Form: Glaskern-Trägermaterial, das dauerhaft in der Verpackung verbleibt

Herkömmliche FC-BGA-Verpackungssubstrate bestehen normalerweise aus einer dicken organischen Kernschicht und mehrschichtigen Aufbaummedien und Kupferleitungen auf beiden Seiten. Das Glaskern-Trägermaterial verwandelt nicht das gesamte Verpackungssubstrat in ein Stück Glas, sondern ersetzt die mittlere organische Kernschicht durch Glas, und anschließend werden auf dessen Ober- und Unterseite ABF- oder andere dielektrische Schichten, Kupferverbindungen und Lötpads hergestellt.

Intel, Samsung Motor, Absolics (Tochtergesellschaft von SKC) und LG Innotek konkurrieren derzeit hauptsächlich in diesem Bereich.

Die Glaskernschicht hat eine höhere Steifigkeit und eine stabilere Dimension, sodass sie größere FC-BGA-Verpackungen und feinere Aufbauleitungen unterstützen kann. Gleichzeitig bestehen jedoch weiterhin Unterschiede im Wärmeausdehnungskoeffizienten zwischen Glas, Harz, Kupfer und Chips, sodass Delamination zwischen Schichten und Wärmespannungen nicht automatisch verschwinden, wenn Glas verwendet wird. Der Glaskern lässt ABF, niedrigdielektrische Harze und PCB nicht verschwinden, sondern ändert nur das Materialsystem der mittleren Kernschicht des Verpackungssubstrats. AGC gibt in seiner Geschäftsbeschreibung an, dass PCB und zugehörige Harzmaterialien auch bei Verbreitung von Glaskernen weiterhin existieren, und die beiden stehen nicht in einem einfachen vollständigen Ersatzverhältnis zueinander.

Dritte Form: Glaszwischenschicht

Die Zwischenschicht befindet sich zwischen Rechenchip, HBM und Verpackungssubstrat und übernimmt hauptsächlich die hochdichte laterale Verbindung. Derzeit verwenden hochwertige KI-Chips häufig Siliziumzwischenschichten, da das Siliziumherstellungsverfahren ausgereift ist und hochdichte TSVs und feine RDLs hergestellt werden können.

Die Glaszwischenschicht ersetzt TSV durch TGV, stellt RDL auf beiden Seiten des Glases her und verbindet GPU, HBM und Chiplets. Im Vergleich zu Siliziumzwischenschichten kann Glas in größeren Dimensionen verarbeitet werden und weist gute hochfrequente Isoliereigenschaften auf; seine Leitungsdichte, TGV-Metallisierung, mechanische Zuverlässigkeit und Fertigungsökosystem sind jedoch noch nicht so ausgereift wie das Siliziumverfahren.

LG Innotek hat öffentlich mitgeteilt, dass das Unternehmen gleichzeitig Glassubstrate und Glaszwischenschichten entwickelt, wobei die technischen Schwerpunkte auf TGV mit hohem Aspektverhältnis, Haftung von Beschichtungen, Dickenebenheit und feinen Leitungen liegen. Das Ziel ist die Massenproduktion zwischen 2027 und 2028.

Vierte Form: Passive Bauelemente aus Glas und Plattform für Funktionsintegration

Glas ist nicht nur ein mechanisches Stützmaterial. Durch TGV, Dünnfilmabscheidung und RDL-Verfahren können auch Induktivitäten, Kapazitäten, Filter, Antennen, Sensoren, MEMS und integrierte passive Bauelemente auf Glas hergestellt werden.

Da Glas gute Isoliereigenschaften und niedrige parasitäre Verluste aufweist, hat diese Technologie eine lange Entwicklungsgeschichte in der Verpackung von HF-Frontends, Millimeterwellen, MEMS und Sensoren. Die aktuellen TGV-Produkte von AGC richten sich gleichzeitig an Glaszwischenschichten, 3D-Glas-IPD, MEMS und Sensoren.

Die Anforderungen der KI-Verpackung an die Stromversorgungsintegrität werden immer höher. In Zukunft können auf Glaskernen oder Glaszwischenschichten auch Entkopplungskapazitäten, Induktivitäten, optische Wellenleiter und andere Funktionsstrukturen integriert werden. Zu diesem Zeitpunkt wird der Wert von Glas nicht nur darin bestehen, organische Materialien zu ersetzen, sondern mehr Systemfunktionen in das Innere der Verpackung zu verlagern.

Fünfte Form: Optische Glasbrücke für Siliziumphotonik und CPO

Corning GlassBridge wird leicht missverstanden. Dem Namen nach scheint es einer lokalen Verbindungsbrücke ähnlich zu sein wie Intel EMIB oder ASE FOCoS-Bridge. Corning weist jedoch in der im Juli 2026 veröffentlichten „Erklärung zur GlassBridge-Technologie“ darauf hin: „GlassBridge ist ein technologisches Konzept, das darauf abzielt, zu erforschen, wie Corning proprietäre Fähigkeiten zur Ionen-austausch (IOX)-Lichtwellenleiter in Flachglas nutzen kann, um die Kopplungsprobleme zwischen Glasfaser und Chip im Bereich der Photonik und Halbleiterverpackung zu lösen.“ Das heißt, GlassBridge dient hauptsächlich der Verbindung von Glasfaser und silizium-photonischem PIC und ist keine Kupferverbindungsstruktur, die GPU und HBM verbindet.

Sie weisen ferner darauf hin, dass sich diese Technologie noch in einem frühen Entwicklungsstadium befindet, noch nicht kommerzialisiert wurde und noch keine Produktion in kommerziellem Maßstab erreicht hat. Unter der Voraussetzung einer zukünftigen Kommerzialisierung kann GlassBridge in bestimmten Anwendungsfällen basierend auf Dichteanforderungen, Montageverfahren und anderen spezifischen Anwendungsfaktoren als eine der Alternativen zu herkömmlichen Glasfaserarray-Einheiten (FAU) dienen. Es ist nicht als universelle Lösung positioniert, die Glasfaserarray-Einheiten (FAU) in allen Anwendungsfällen ersetzt, und es hat nicht die Absicht, Glasfasern zu ersetzen. Glasfaser bleibt die Grundlage für die Infrastruktur von künstlicher Intelligenz und Rechenzentren.

Daher haben Intel EMIB, ASE FOCoS-Bridge und Corning GlassBridge zwar alle das Wort „Bridge“ im Namen, aber die ersten beiden lösen hauptsächlich die elektrische Verbindung, während die letztere die optische Kopplung löst, sodass sie nicht verwechselt werden dürfen.

Wettlauf der Giganten,

Hersteller setzen auf unterschiedliche Positionen in der Industriekette

Ob es sich um Wafer-Fertigungsgiganten, koreanische Halbleiter-Konzerne oder OSAT (Verpackungs- und Testanbieter) sowie Material- und Displayhersteller handelt – ein Wettlauf um die Positionierung in der Lieferkette rund um „Glas“ hat vollständig begonnen.

Wenn wir uns nun die Positionen der großen Hersteller ansehen, wird das Bild etwas klarer.

(1) Lager der Wafer-Fertiger

Intel: Radikaler Wegbereiter

Intel ist einer der ersten Chiphersteller, die das Glaskern-Trägermaterial zu einer systemweiten technologischen Roadmap erhoben haben. Dies hängt damit zusammen, dass Intel seit langem EMIB, Foveros und Multi-Chiplet-Verpackungen vorantreibt. Das Ziel von Intel besteht nicht darin, einzeln ein Stück Glas herzustellen, sondern Glas zu einer Basisplattform zu machen, die EMIB-lokale Siliziumbrücken, vertikale Stapelung, eingebettete passive Bauelemente, Stromversorgungsstrukturen und zukünftige optische I/Os trägt.

Die von Intel veröffentlichten internen Testergebnisse zeigen, dass Glas im Vergleich zu herkömmlichen organischen Substraten die geometrische Verzerrung um etwa 50 % reduzieren kann, eine bis zu zehnmal höhere Verbindungsdichte unterstützt und gleichzeitig die Herstellung größerer Verpackungen sowie die Integration von Induktivitäten, Kapazitäten und optischen Verbindungen begünstigt. Der von Intel vorgestellte Plan für Glassubstrate zielt auf die „zweite Hälfte dieses Jahrzehnts“ ab und verspricht eine Verbesserung der Entwurfsregeln um eine Größenordnung, um größere Chiplet-Systeme und höhere Verbindungsdichte zu unterstützen. Der Charakter dieses Weges liegt darin, dass die Architektur zuerst kommt: Intel geht davon aus, wie viele Chiplets, I/Os und Transistoren zukünftige Prozessoren integrieren müssen, und leitet dann rückwärts die Anforderungen an das Trägermaterial und das Verpackungsverfahren ab. Seine Glastechnologie wird mit EMIB, Foveros und CPO kombiniert und existiert nicht isoliert.

TSMC: Vorsichtige Verteidigung und verdeckte Planung

Die Haltung von TSMC ist derzeit vorsichtiger als