Wer kämpft um CoWoS?

Wenn das Hauptthema der Halbleiterindustrie im letzten Jahrzehnt das „Mooresche Gesetz“ war, dann ist das auffälligste Schlüsselwort heute zweifellos die fortschrittliche Gehäusetechnologie.

Da die Parameter großer Modelle von Hunderten von Milliarden auf Billionen ansteigen, stößt der Weg zur Erhöhung der Rechenleistung durch reine Verkleinerung der Prozessstrukturen zunehmend an physikalische Grenzen. Ein KI-Chip muss gleichzeitig eine enorme Anzahl von Recheneinheiten und Hochgeschwindigkeitsspeicher unterbringen – herkömmliche 2D-Gehäusetechnologien sind hierfür längst nicht mehr ausreichend. Daher ist die Goldkombination aus HBM und CoWoS für fast alle Hersteller hochwertiger KI-Chips zur unverzichtbaren Option geworden.

Von Nvidias Blackwell-Architektur-GPUs über AMDs MI-Serie von Beschleunigern bis hin zu selbst entwickelten Trainingschips von Cloud-Anbietern – wer ausreichend CoWoS-Produktionskapazitäten sichern kann, kann sich im Wettbewerb um die KI-Rechenleistung wirklich behaupten.

Ein „Kampf um die Positionen“ rund um die CoWoS-Gehäusekapazitäten von TSMC hat sich leise zwischen den globalen Chipherstellern entfaltet.

Warum ist CoWoS unverzichtbar?

CoWoS (Chip-on-Wafer-on-Substrate) ist eine von TSMC entwickelte fortschrittliche 2,5D-Gehäusetechnologie. Einfach ausgedrückt: Statt Chips und Speicher direkt auf das Substrat zu löten, werden Recheneinheiten wie GPUs oder ASICs zusammen mit HBM-Speicherchips über hochdichte TSVs (Through-Silicon Vias) und Mikrobumps nebeneinander auf einem Zwischenträger (Interposer) platziert. Über die dichten, feinen Leitungen im Inneren des Zwischenträgers wird eine Hochgeschwindigkeitsverbindung zwischen den Chips realisiert, bevor das Ganze schließlich auf das Substrat montiert wird.

Quelle: Dao Zhi Jian Bu Jian Dan

Warum dieser zusätzliche Aufwand? Die Leitungsbreiten herkömmlicher PCB-Platinen sind zu groß, sodass Übertragungsdistanz und -geschwindigkeit der Signale begrenzt sind. Eine GPU muss oft mehrere HBM-Module gleichzeitig verbinden, was eine Bandbreite von mehreren Terabyte pro Sekunde erfordert – nur die extrem feinen Leitungen eines Silizium-Zwischenträgers können diese enorme Übertragungsmenge bewältigen.

2011 führte TSMC CoWoS offiziell ein. Nach mehreren Iterationen gibt es heute drei Varianten: CoWoS-S (vollflächiger Silizium-Zwischenträger), CoWoS-R (RDL-Zwischenträger) und CoWoS-L (lokale Siliziumbrücke + organisches Substrat). CoWoS-L ist derzeit die Hauptlösung: Es ersetzt den riesigen, einteiligen Silizium-Zwischenträger durch eine „lokale Siliziumbrücke“, reduziert Verformung und Kosten und unterstützt gleichzeitig größere Gehäuseflächen und mehr HBM-Stapel.

Die Kernvorteile dieser Architektur sind offensichtlich:

Höhere Bandbreite: HBM und GPU sind direkt über den Silizium-Zwischenträger verbunden, sodass die Bandbreite um ein Vielfaches höher ist als bei herkömmlichem DDR – das „Speicherwandproblem“ beim KI-Training wird vollständig beseitigt;

Niedrigerer Energieverbrauch: Die Signallaufwege werden stark verkürzt, sodass der Energieverbrauch für den Datentransfer erheblich sinkt;

Höhere Integrationsdichte: Mehrere kleine Chiplets und mehrere HBM-Module können in einem einzigen Gehäuse zusammenwirken, wodurch die Flächenbegrenzung einzelner Chips durchbrochen wird.

Man kann sagen: Ohne CoWoS gäbe es heute kaum Trainingschips für große Modelle mit mehreren hundert Milliarden Parametern.

Wer kämpft um CoWoS-Kapazitäten?

Laut einer Prognose von Morgan Stanley auf Basis von Lieferkettenuntersuchungen wird die gesamte Nachfrage nach CoWoS-Wafern bei wichtigen globalen Kunden 2026 etwa 1,384 Millionen Stück erreichen und 2027 auf 2,682 Millionen Stück ansteigen – eine fast Verdoppelung innerhalb von zwei Jahren. Die Teilnehmer dieses Wettbewerbs um Produktionskapazitäten haben sich längst von reinen GPU-Herstellern auf die gesamte KI-Rechenleistungskette ausgeweitet.

Prognose der globalen CoWoS-Kapazitätsnachfrage nach wichtigen Kunden

NVIDIA: Noch die Hauptrolle – aber der Marktanteil sinkt

Es ist unübersehbar, dass NVIDIA weiterhin die absolute Hauptrolle spielt.

2026 beträgt NVIDIAs Nachfrage nach CoWoS-Kapazitäten 780.000 Stück, 2027 steigt sie auf 1,2 Millionen Stück – damit liegt es an erster Stelle. Von der Hopper- über die Blackwell- bis hin zur neuesten Rubin-Architektur ist jede Generation von GPUs eng an TSMCs CoWoS-L-Prozess gebunden.

Gleichzeitig wird CoWoS-R hauptsächlich für die Produktion von NVIDIAs Vera-CPUs verwendet – die erwartete Auslieferung beträgt 5,75 Millionen Stück. Starke Vorbestellungen deuten darauf hin, dass die Auslieferung der Vera-CPUs fast verdoppelt wird, sodass die Nachfrage nach CoWoS-R-Kapazitäten über 100.000 Stück liegt. CoWoS-S wird wiederum für die Switch-Chips der Produktlinien Quantum und Spectrum verwendet.

Insgesamt beansprucht NVIDIA allein mehr als die Hälfte von TSMCs CoWoS-Kapazitäten.

Dennoch ist zu beachten, dass NVIDIAs Anteil an der Gesamtnachfrage von etwa 56 % im Jahr 2026 auf etwa 45 % im Jahr 2027 sinken wird – die absolute Menge steigt, aber der Marktanteil wird verwässert. Das bedeutet, dass sich der CoWoS-Markt von einer „Einzelherrschaft“ NVIDIAs zu einer Landschaft mit mehreren starken Wettbewerbern entwickelt.

AMD: Der größte Überraschungssieger 2027 – Wachstum fast auf NVIDIAs Niveau

Wenn NVIDIA der König des bestehenden Marktes ist, dann ist AMD der aggressivste Verfolger.

AMDs CoWoS-Nachfrage beträgt 2026 nur 130.000 Stück, steigt 2027 aber sprunghaft auf 530.000 Stück – der Zuwachs von 400.000 Stück liegt fast auf dem Niveau von NVIDIAs 442.000 Stück. Der Haupttreiber ist die Massenproduktion von AMDs MI-Serie von KI-Serverchips sowie die weitverbreitete Nutzung von 3D V-Cache und Chiplet-Architekturen – wodurch sich AMDs Nachfrage nach CoWoS innerhalb eines Jahres mehr als verdreifacht (Wachstum um 307 %).

Es wird berichtet, dass AMDs Schlüsselprodukt 2027 die MI455 ist, und Ende des Jahres wird die MI500 (Arcadia) in kleiner Menge produziert. Für AMDs Venice-CPU-Linien nutzt AMD hauptsächlich CoWoS-Prozesse von Nicht-TSMC-Herstellern wie ASE/SPIL und Amkor – die Kapazität steigt von 50.000 auf 270.000 Stück, was einer erwarteten Produktion von 6,75 Millionen CPUs entspricht, angetrieben hauptsächlich durch die Nachfrage nach Agentic-KI.

Interessanterweise bleibt die Nachfrage von Xilinx, das von AMD übernommen wurde, bei 10.000 Stück unverändert. Das deutet darauf hin, dass das gesamte Wachstum aus dem Boom von AMDs eigenen Produktlinien stammt – die Nachfrage der FPGA-Produktlinien nach CoWoS scheint gesättigt zu sein, oder die Technologieentwicklung hat sich anderen Gehäuseverfahren zugewandt.

Broadcoms Netzwerkchips wachsen stetig

2026 beträgt Broadcoms Kapazitätsnachfrage 300.000 Stück – es ist damit der zweitgrößte Nachfrager nach CoWoS. 2027 wird sie voraussichtlich auf 484.000 Stück ansteigen (61 % Wachstum im Jahresvergleich), sodass es von AMD überholt wird und auf den dritten Platz rutscht.

Im Gegensatz zu den beiden vorherigen Herstellern ist Broadcoms Hauptprodukt keine GPU, sondern hochwertige Netzwerk-Switch-Chips. Die sprunghafte Nachfrage von KI-Clustern nach 800G- und 1,6T-Switches hat dazu geführt, dass Broadcoms Tomahawk-Chip-Serie vollständig auf die fortschrittliche CoWoS-Gehäusetechnologie umgestellt wurde. Darüber hinaus unterstützt Broadcom das Design und die Fertigung von Googles TPU v7 (Ironwood) und v8i (SunFish)-Chips, wodurch ebenfalls CoWoS-Kapazitäten beansprucht werden.

MediaTek tritt überraschend stark auf

MediaTek steigert seine Nachfrage von 40.000 auf 180.000 Stück – ein Wachstum von 350 %. Dieser Boom ist die überraschendste Neuigkeit in dieser Liste: Der traditionelle Hersteller von Mobilfunkchips dringt massiv in den Markt für KI-Beschleuniger vor, und seine ASIC-Chips für Cloud- und Edge-Anwendungen nutzen in großem Umfang CoWoS – die Wachstumsrate liegt an der Spitze aller Top-Kunden.

Lieferanten berichten, dass MediaTeks ASIC-Geschäft hauptsächlich auf Googles TPU v8t (ZebraFish) basiert, was einer erwarteten Auslieferung von 3,6 Millionen Stück entspricht.

AWS: Selbst entwickelte Chips von Cloud-Anbietern wachsen stetig

Die kombinierte Nachfrage nach den beiden selbst entwickelten Chip-Produktlinien von AWS (Annapurna und Alchip) steigt von 88.000 auf 126.000 Stück. Das spiegelt die fortlaufende Weiterentwicklung von Trainingschips (Trainium) und Inferenzchips (Inferentia) wider – und zeigt die Entschlossenheit von Cloud-Anbietern, sich von einzelnen GPU-Lieferanten unabhängig zu machen, auch wenn die Wachstumsrate im Vergleich zu den Top-Herstellern moderater ausfällt.

Marvell und GUC: Verborgene Dynamik bei kundenspezifischen ASICs

Marvell wächst von 17.000 auf 64.000 Stück, GUC von 14.000 auf 60.000 Stück – Wachstumsraten von 276 % bzw. 329 %. Dieser sprunghafte Anstieg bei beiden Unternehmen zeigt einen Trend: Der Markt für kundenspezifische KI-ASICs boomt. Marvells DPU- und KI-Netzwerkchips sowie GUCs (Global Unichip) ASIC-Design-Dienstleistungen verbrauchen massiv CoWoS-Kapazitäten.

Immer mehr Internetunternehmen entscheiden sich dafür, eigene KI-Chips zu entwickeln – und alle benötigen Design-Dienstleister, um die Gehäusekapazitäten von TSMC zu erschließen.

Cisco: Wachstum in traditionellen Bereichen stagniert

Cisco hat eine geringe Größe und Wachstumsrate: Die Nachfrage steigt nur von 5.000 auf 6.000 Stück. Das zeigt, dass traditionelle Netzwerkgeräte und mittel- bis niedrigwertige FPGAs die Nachfrage nach hochwertigem CoWoS nur geringfügig antreiben. Dieser Marktteil wird zunehmend von KI-bezogenen Anforderungen verdrängt.

Insgesamt verändert sich die Nachfragestruktur von CoWoS tiefgreifend:

Die KI-GPU-Gruppe ist das Fundament: NVIDIA + AMD + Broadcom beanspruchen den größten Teil der Kapazitäten;

ASICs und Netzwerkchips sind neue Wachstumstreiber: MediaTek, Marvell und GUC profitieren von der Nachfrage nach KI-Switches und Hochgeschwindigkeits-Verbindungs-Chips – ihre Gehäusenachfrage verdoppelt sich, weit über dem Branchendurchschnitt;

Selbst entwickelte Chips von Cloud-Anbietern sind ein langfristiger Faktor: Obwohl die Größe derzeit noch moderat ist, wird die Massenproduktion von selbst entwickelten großen KI-Modellchips in der Cloud fortgesetzt – das steht für eine Dezentralisierung der Rechenleistungslieferkette;

Traditionelle FPGAs/Netzwerkgeräte: Die Nachfrage von Xilinx und Cisco stagniert – traditionelle Geschäfte treiben die Nachfrage nach hochwertigem CoWoS kaum an.

Aus Sicht der gesamten Branche steigt die Nachfrage der wichtigsten globalen Kunden nach CoWoS-Kapazitäten von insgesamt etwa 1,384 Millionen Stück 2026 auf etwa 2,682 Millionen Stück 2027 – ein Gesamtwachstum von etwa 94 %. Die fast Verdoppelung der globalen CoWoS-Wafernachfrage innerhalb von zwei Jahren bestätigt Morgan Stanleys Einschätzung zum hohen Wachstum der fortschrittlichen Gehäusebranche.

Wenn alle Akteure in denselben Markt drängen, tritt das Problem der Kapazitätsknappheit natürlich zutage.

Kapazitätsengpässe: TSMC expandiert schnell genug – aber nicht schnell genug

TSMC, das die strategische Bedeutung von CoWoS längst erkannt hat, expandiert die Produktion mit aller Kraft.

Statistischen Daten zufolge betrug die monatliche CoWoS-Kapazität 2022 nur etwa 10.000 Stück, 2025 näherte sie sich bereits 70.000 Stück. Da TSMC und seine Partner die Produktion aktiv ausweiten, wird TSMCs monatliche CoWoS-Kapazität 2026 voraussichtlich einen Rekord von 120.000 bis 140.000 Wafern erreichen. 2027 steigt sie weiter auf 170.000 Wafer pro Monat (einige Planungen gehen davon aus, dass die Kapazität Ende 2027 200.000 Wafer pro Monat erreichen wird). Die Expansion konzentriert sich hauptsächlich auf Tainan und Chiayi – das Ausmaß wird weit über das bisherige Niveau hinausgehen.

Während TSMC CoWoS expandiert, treibt es gleichzeitig die branchenführende CoPoS-Technologie (Chip on Panel on Substrate) voran. Die Pilotproduktionslinie soll im Juni 2026 abgenommen werden, und die Massenproduktion wird frühestens 2028–2029 starten, um die Gehäuseanforderungen von großformatigen Chips zu erfüllen.

Neben TSMC expandieren auch andere Gruppen aktiv: Bis Ende 2