Halbleiterausrüstung, neue Chancen

Das Kapital riecht immer zuerst den Wind der Branche. Kürzlich hat das niederländische Unicorn Nearfield Instruments im Bereich der Halbleitermessung die Abschluss eines D-Serien-Finanzierungsrunden in Höhe von beeindruckenden 380 Millionen US-Dollar bekannt gegeben. Der Unternehmenswert nach der Investition stieg sprunghaft auf 1,6 Milliarden US-Dollar. Hinter diesem Erfolg stehen eine Reihe von Top-Souveränitäts- und Star-Kapitälern wie Fidelity Investments, Temasek, die Qatar Investment Authority (QIA) und Walden Catalyst.

Es ist bemerkenswert, dass Nearfield weder Lithografie noch traditionelle Ätz-, Abscheidungs- oder Verkapselungsprozesse betreibt. Der Grund, warum dieser junge Star so stark von Kapitalgebern gesucht wird, liegt vor allem darin, dass er auf zukünftige Fertigungsszenarien wie High-NA EUV, GAA, CFET und Hybridbonding setzt, insbesondere im Bereich der Messung und Prozesskontrolle.

Dies lässt uns unweigerlich fragen, wo sich in diesem von traditionellen Giganten dominierten und etablierten Marktsegment die neuen Chancen für die Geräteindustrie befinden?

Seien Sie geduldig. Schauen wir uns zunächst einige Daten an. Laut der Prognose in der "300mm Wafer Fab Outlook" von SEMI wird die globale Ausgaben für 300mm-Waferfabriken Geräte im Jahr 2026 um 18 % auf 133 Milliarden US-Dollar steigen, im Jahr 2027 um weitere 14 % auf 151 Milliarden US-Dollar und bis 2028 um 3 % auf 155 Milliarden US-Dollar. Bis 2029 wird die Investition noch um 11 % auf 172 Milliarden US-Dollar ansteigen. Diese Wachstumsraten werden hauptsächlich von der Investition in AI-Chips, fortschrittliche Knoten, regionale Fertigung und Speicher getrieben. Logik- / Mikroprozessoren, DRAM und 3D NAND werden in den nächsten Jahren die Hauptanlagenschwerpunkte für Geräte sein.

Dies bedeutet, dass das zukünftige Wachstum nicht nur auf der einfachen Kapazitätserweiterung und der Replikation von Produktionslinien in Waferfabriken und der daraus resultierenden Erhöhung der Geräteanzahl beruhen wird. Die echten Branchenveränderungen könnten eher von einer umfassenden Umstrukturierung der Halbleitergrundstruktur und des Prozesswegs stammen. Vom Übergang von GAA und CFET in der Architektur bis zur Speicherrevolution von HBM und 3D DRAM, von High-NA EUV, trockener Lithografie und optoelektronischen Schnittstellen wie Siliziumphotonik/CPO - all diese Veränderungen an den technologischen Grundlagen prägen langsam einen neuen Goldenen Zeitalter für die gesamte Halbleitergeräteindustrie.

Chips beschleunigen die Entwicklung in die 3D-Richtung: Abscheidung und Ätzen sind knapper als Lithografie

Im Zeitalter, in dem das Moore'sche Gesetz seine physikalischen Grenzen erreicht, beschleunigen Logik-, Speicher- (DRAM/NAND) und fortschrittliche Verkapselungstechnologien alle ihre Entwicklung in Richtung 3D. Dieser Trend war auf der VLSI-Konferenz 2026 bereits sehr deutlich.

Zunächst im Bereich der Logikbauelemente: Die Transistorarchitektur wechselt von FinFET zu Gate-All-Around (GAA) und entwickelt sich weiter in Richtung der endgültigen Form - der Complementary Field-Effect Transistor (CFET) - Architektur. Auf der VLSI-Konferenz 2026 haben die drei globalen Waferhersteller-Giganten ihre Karten auf den Tisch gelegt: Samsung hat 3D Stacked FETs gezeigt, die eine frühe Form des CFETs darstellen. Dabei werden n-FETs und p-FETs in drei Schichten von Nanoplättchen auf demselben Wafer gestapelt, und der Gate-Pitch beträgt 42 nm. Intel hat einen CFET-Inverter mit einem Gate-Pitch von 45 nm gezeigt, der PowerVia, Rückseitenkontakte und Epi-to-Epi-Vias kombiniert und eine Struktur mit PMOS oben und NMOS unten aufweist. TSMC hat das A16 (Ångström) CMOS vorgestellt, das Nanoplättchentransistoren und Super Power Rails (SPR) einführt. Im Vergleich zum N2P-Prozess steigt die Geschwindigkeit des A16 bei gleicher Leistung um 8 % bis 10 %, die Chipdichte um 8 % bis 10 %, und die Massenproduktion ist für das vierte Quartal 2026 geplant.

Samsung 3D Stacked FETs

Intel CFET Inverter

TSMC A16

Im Speicherbereich gilt dies ebenfalls. Kioxia und SanDisk haben auf dieser Konferenz einen Roadmap für 3D NAND mit über 1000 Schichten vorgestellt. DRAM hat seit Jahrzehnten eine planare Struktur, aber nun folgt es dem Weg von NAND.

Auf der VLSI-Konferenz haben die großen Unternehmen Roadmaps für Speichertechnologien vorgestellt, die die 10-nm-Physische Barriere brechen sollen: Samsung hat ein 16-schichtiges vertikal gestapeltes DRAM gezeigt, das GAA-Zelltransistoren, horizontale Speicherkondensatoren und eine Peri-on-Cell-Architektur verwendet. SK Hynix hat ein 4F² Vertical Gate DRAM gezeigt, das durch Bit-Line-Shielding, geteilte Rückseiten-Gates, Wafer-Bonding und Die-Dünnung zuverlässigere Lese- und Schreibvorgänge ermöglicht.

SAIMEMORY/Intel/PSMC: Gemeinsam haben sie ein 3D-Hochbandbreiten-DRAM mit einer via-in-one TSV-Architektur gezeigt. Diese Technologie ermöglicht das Stapeln von 8 DRAM-Schichten, wobei die Metallverdrahtung jeder Schicht direkt mit der TSV-Busleitung verbunden ist. Dadurch wird die Bandbreitendichte auf etwa 0,25 Tb/s/mm² erhöht, was die Signal- und Stromversorgungsintegrität erheblich verbessert.

Die Beschleunigung der Entwicklung von Chips in die 3D-Richtung ist im Wesentlichen eine "Paradigmenwende" in der Halbleitergrundtechnologie. Die Gerätehersteller beginnen, sich um diese 3D-Transformation neu zu positionieren.

Nach Ansicht von Applied Materials steigt zwar die Bandbreite und die Energieeffizienz bei HBM und 3D-Stacking, aber die Herstellungskomplexität nimmt deutlich zu. Derzeit beobachten wir, dass Applied Materials hauptsächlich die folgenden Gerätearten für die 3D-Transformation einsetzt: 1) DRAM ist nicht mehr nur ein traditioneller Speicherprozess, sondern absorbiert zunehmend die Materialtechnik aus der fortschrittlichen Logik. Am 25. Juni hat Applied Materials das verbesserte Centura Prime Epi-System vorgestellt, das die Epitaxie-Geräte auf DRAM ausweitet. Dies zeigt, dass der Wettbewerb zwischen HBM und der nächsten DDR-Generation auch auf die Leistung der peripheren Transistoren ausgedehnt ist. 2) Das fortschrittliche Verkapselungsgerät Opta Quad CMP beginnt, Hybridbonding-Prozessen zu dienen. Opta Quad überwacht in Echtzeit den Zustand des Wafers während des Polierprozesses und passt die Prozessparameter dynamisch an, um die Gleichmäßigkeit innerhalb des Wafers und die Kontrolle der Gesamt-Dickenänderung zu verbessern. 3) Das Nokota VMax 2 Kupfer-Elektroplattierungsgerät (ECD) dient TSVs und Microbump. Es kann das elektrische Feld dynamisch einstellen, um die Unebenheiten bei der Elektroplattierung, die durch Unterschiede in der Chipstruktur verursacht werden, zu korrigieren. 4) PECVD wird eingesetzt, um das Verbiegen von ultra-dünnen DRAM-Dies zu bekämpfen. Es schichtet hauptsächlich eine stressausgleichende Dielektrikumsschicht um die TSVs herum, um die mechanische Stabilität der ultra-dünnen DRAM-Dies zu erhöhen und die Herstellung von 12-, 16- und zukünftig höheren Schichten von HBM zu unterstützen. 5) E-Beam-Messung und Defektnachprüfung werden in die fortschrittliche Verkapselung integriert. Das VeritySEM 7AP von Applied Materials bietet eine Empfindlichkeit im Sub-10-nm-Bereich und ist für die dicken Substrate, heterogenen Materialien und hochverformten Substrate, die in HBM und Chiplets häufig vorkommen, geeignet. Das SEMVision G7AP wird für die hochauflösende Defektnachprüfung und die automatische Klassifizierung verwendet und wird bereits in der Massenproduktion der fortschrittlichen Verkapselung von führenden Speicher- und Logikherstellern eingesetzt.

Lam Research ist der Meinung, dass die Intensität der Abscheidung und des Ätzens deutlich zunehmen wird, wenn NAND, Logik, DRAM und fortschrittliche Verkapselungstechnologien vollständig in die 3D-Richtung gehen. In 3D NAND ist diese Veränderung bereits ausführlich bestätigt worden. Mit der Zunahme der Anzahl der NAND-Schichten werden die zentralen Herausforderungen das Ätzen von Kanälen mit hohem Aspektverhältnis, die Kontrolle der Seitenwandmorphologie, die Verwaltung der Schichtspannungen und die Fähigkeit zur Metallfüllung. Die von Lam entwickelte Cryo 3.0-Kaltätztechnologie ist genau auf das Ätzen von Kanälen mit hohem Aspektverhältnis abgestimmt, das für die Weiterentwicklung von 3D NAND auf 1000 Schichten erforderlich ist. Im Vergleich zum traditionellen Dielektrikumätzen kann die Kaltätzung in tieferen Strukturen eine bessere Profilkontrolle aufrechterhalten und gleichzeitig die Ätzrate erhöhen. Dies zeigt, dass der Wert der Ätzgeräte in der weiteren Entwicklung von 3D NAND nicht wegen der Reife der Architektur abnimmt, sondern mit der Zunahme der Anzahl der Schichten weiter steigt.

3D NAND hat gezeigt, dass die vertikale Struktur einen großen Bedarf an Ätz- und Abscheidungsgeräten erzeugt, und 3D DRAM könnte die Schwierigkeit noch erhöhen. Lam hat angegeben, dass die vertikale Struktur von 3D DRAM möglicherweise eine noch extremerere Profilkontrolle erfordert als 3D NAND, und dass derzeit keine etablierte Lösung für die Massenproduktion mit hoher Ausbeute in der Branche existiert.

(Quelle: LAM)

TSMC startet den Kampf um die CoPoS-Geräte für die panelbasierte Verkapselung der nächsten Generation

Die panelbasierte fortschrittliche Verkapselungstechnologie CoPoS bringt auch neue Geräteanforderungen mit sich. Das Kernprinzip der CoPoS-Technologie besteht darin, dass rechteckige Glaspanels größerer Größe vollständig die traditionellen runden Siliziumwafer als Verkapselungssubstrate ersetzen. Laut Informationen von Fachleuten aus der Lieferkette kann die Produktivität der Waferherstellung pro Substrat nach der Übernahme der quadratischen panelbasierten Verkapselung um das 5- bis 6-fache im Vergleich zu den derzeitigen 12-Zoll-runden Wafern steigen. Dies ist eine völlig neue Verkapselungsproduktionslinie, die um das rechteckige Panel herum neu konstruiert wurde. Sie umfasst die Bearbeitung von Glas-Substraten, die panelbasierte Umverdrahtungsschicht (RDL), die Lithografie für überdimensionierte Größen, das hochpräzise Chip-Bonding, die Kontrolle von ultra-niedrigen Verformungen und ein revolutionäres Messsystem.

Wei Zhejia, Vorsitzender von TSMC, hat auf der Ergebnispräsentation im April 2026 erstmals offiziell diese Technologievision erwähnt. Darüber hinaus hat die Taiwanese Intellectual Property Office kürzlich bekannt gegeben, dass TSMC das Markenzeichen "TSMC-COPOS" beantragt hat. All dies zeigt, dass TSMC diese Technologie als das nächste Trumpfblatt für die Fortsetzung des Moore'schen Gesetzes ansieht.

Kürzlich hat TSMC die Pilotproduktionslinie für CoPoS stillschweigend in Betrieb genommen, und die ersten Geräte zur Pilotproduktionsverifizierung wurden in die Longtan-Fabrik von VisEra, einer Tochtergesellschaft von TSMC, eingebracht. Laut der von Digitimes veröffentlichten Geräteliste hat die CoPoS-Pilotproduktionslinie in den sechs Kernprozessbereichen eine umfassende Planung vorgenommen. Gerätegiganten wie Canon, DISCO, TEL, SCREEN und Lam Research sowie einige aufstrebende Kräfte positionieren sich in den Bereichen Lithografie und Beschichtung/Entwicklung, Metallisierung und Kupferelektroplattierung, Polieren/Schneiden und präzises Chip-Bonding, Nassprozess und anspruchsvolle Wärmebehandlung sowie Messung.

Laut Berichten von BigGo Finance betonen Fachleute aus der Lieferkette, dass aufgrund der Besonderheiten der panelbasierten Verkapselung die meisten Geräte, die für CoPoS benötigt werden, nicht-standardisierte, maßgeschneiderte Spezifikationen aufweisen, und der Preis pro Gerät ist normalerweise deutlich höher als bei traditionellen waferbasierten Anlagen. Darüber hinaus besteht aufgrund der Verschiebung des Prozessparadigmas eine große technologische Lücke zwischen der CoPoS-Produktionslinie und der bestehenden CoWoS-Produktionslinie. In diesem Schlüsselschlachtfeld hat die CoPoS-Pilotproduktionsliste zwar einige der üblichen Spieler aus der CoWoS-Ära übernommen, aber aufgrund der exponentiell steigenden Entwicklungs-Schwierigkeiten haben einige etablierte Anbieter nicht die erwarteten Fortschritte bei der Verifizierung erzielt.

Zum Beispiel war Lam Research bisher hauptsächlich im Vorfeld der Waferherstellung, wie beim Ätzen, stark vertreten. Aber jetzt hat Lam mit seinem neuesten SABRE