In den letzten zwei Tagen, hast du schon "τ" gemacht? Wirf die primitiv und grobe Herstellungstechnologie weg und umarme die Systemkoordination!

Eine Kraft besiegt zehn Fähigkeiten, doch sie kann der Kunst der List nicht widerstehen

Am 25. Mai 2026 hat He Tingbo von Huawei auf der IEEE ISCAS 2026 die „Tao (τ)-Gesetzmäßigkeit“ vorgestellt. Sie ersetzt die „geometrische Verkleinerung“ durch die „zeitliche Verkleinerung“ und verbessert die Transistordichte durch Innovationen in Bauelementen, Schaltkreisen, Chips und Systemen. Das Ziel des Unternehmens ist es, bis 2031 die Chipleistung ohne EUV-Technologie auf das Äquivalent von 1,4 nm zu bringen.

An diesem Tag stieg der Marktwert chinesischer Chip-Aktiengesellschaften stark an, doch am nächsten Tag erlebten sie einen heftigen Rückschlag. Mit Ausnahme des Bereichs der Chipverkapselung und -testung stürzten die Aktien fast überall ab. Über 4.082 Unternehmen verzeichneten Kursrückgänge, darunter 34 mit Börsenschlusskursen auf Null. Die Halbleiter- und SMIC-Konzepte lagen an der Spitze der Kursverluste.

Angesichts dieser Marktentwicklung fragte man sich, welches „Tao“ das τ denn eigentlich repräsentiere. Viele wählten die Bedeutung von „Falle“.

Tatsächlich klingt die Tao-Gesetzmäßigkeit sehr mysteriös, doch das, was sie ausdrückt, ist nicht kompliziert. Einfach ausgedrückt, beantwortet die Tao-Gesetzmäßigkeit die Frage: Wenn es schwierig wird, die Chips weiter unendlich zu verkleinern, wie kann die Rechenleistung dennoch verbessert werden? Sie hat überhaupt nichts mit der Entwicklung der chinesischen A-Aktien zu tun.

Die Verluste in den Portfolios könnten tatsächlich darauf zurückzuführen sein, dass die Anleger blind der Masse folgten und die Tao von Huawei nicht wirklich verstanden haben.

01

Die Antwort von τ in der Post-Moore-Zeit

Die Tao-Gesetzmäßigkeit hat die Aufmerksamkeit des Marktes erregt, vor allem weil in der Moore-Zeit die Chiphersteller stark auf Lithographiegeräte angewiesen waren. Seit ASML aus verschiedenen Gründen die Lieferungen eingestellt hat, versucht Huawei, die Beschränkungen von ASML zu umgehen. Anstatt immer mehr Transistoren auf eine Fläche zu packen, bemüht es sich, die Daten schneller fließen zu lassen, um die Effizienz der fortschrittlichen Fertigungsprozesse auf dem ursprünglichen technologischen Weg zu erreichen. Zufällig kann die Tao-Gesetzmäßigkeit die Daten schneller fließen lassen.

Erinnern wir uns kurz: Die sogenannte Moore-Gesetzmäßigkeit besagt, dass die Anzahl der Transistoren auf einem Chip ungefähr alle zwei Jahre verdoppelt wird. Je mehr Transistoren, desto stärker ist der Chip normalerweise. Deshalb hat die Branche ständig versucht, die Transistoren kleiner zu machen. Vom Bereich von mehreren Nanometern bis hin zu 7 nm, 5 nm und 3 nm war es im Wesentlichen eine „Größenverkleinerung“.

Diese Methode war in der Vergangenheit sehr effektiv. Es ist wie in einem Parkplatz: Wenn man die Autos immer kleiner macht, kann man natürlich mehr Autos reinparken, und die Effizienz steigt.

Aber das Problem ist, dass die Chips fast die physikalische Grenze erreicht haben. Wenn die Größe zu klein wird, treten Probleme wie starke Leckströme, Überhitzung und verminderte Stabilität auf, und die Herstellungskosten werden immer höher. Ein fortschrittliches Lithographiegerät ist schon sehr teuer, und die Forschungs- und Entwicklungsinvestitionen sind astronomisch. Das heißt, es wird immer schwieriger, die Leistung durch „Verkleinerung“ zu verbessern.

Im Rahmen der allmählichen Gültigkeitsverlusts der Moore-Gesetzmäßigkeit ist die Tao-Gesetzmäßigkeit von Huawei entstanden. Das Symbol „τ (tau)“ steht in der Elektronik für die Zeitkonstante und kann einfach als „die Zeit, die für die Signalübertragung benötigt wird“ verstanden werden. Die Kernidee von Huawei ist: Die zukünftige Verbesserung der Chipleistung muss nicht unbedingt durch die weitere Verkleinerung der Transistoren erfolgen, sondern kann durch „Zeitverkürzung“ erreicht werden.

Die Tao-Gesetzmäßigkeit verfügt über ein vierstufiges System für die koordinierte Optimierung, nämlich auf der Ebene der Bauelemente, Schaltkreise, Chips und Systeme. Dadurch wird die Zeitkonstante systematisch reduziert, und die Leistung, die Energieeffizienz und die Transistordichte werden kontinuierlich verbessert.

Einfach ausgedrückt: Früher war man auf die Frage „Wie klein ist das Ding?“ fixiert, jetzt interessiert man sich eher für die Frage „Wie schnell fließen die Daten?“ Tatsächlich hat der moderne Chip ein großes Problem: Viele Zeit wird nicht für die Berechnung verschwendet, sondern für das „Warten auf die Daten“.

Beispielsweise sind CPU und GPU zwar sehr leistungsstark, aber die Daten müssen zwischen dem Speicher, dem Cache und der Datenleitung hin und her transportiert werden, und viel Zeit geht dabei verloren. In der Ära der Künstlichen Intelligenz wird dieses Problem noch deutlicher. Beim Training von großen Modellen arbeitet die Grafikkarte nicht immer mit voller Leistung, sondern wartet oft auf die Datenübertragung.

Deshalb sucht die gesamte Branche derzeit nach Möglichkeiten, diese „Transportzeit“ zu reduzieren. Beispielsweise wird der Chipaufbau dreidimensionaler gestaltet, die Datenübertragungsstrecke verkürzt, die ursprünglich verteilten Module näher zusammengebracht und Technologien wie 3D-Packung, Chiplet und HBM (High-Bandwidth Memory) eingesetzt, um die Latenzzeit zu verringern.

Obwohl diese Technologien verschiedene Richtungen haben, haben sie im Wesentlichen dasselbe Ziel: Zeitverbrauch zu reduzieren.

02

Nur durch die Verkürzung der Reaktionszeit kann man in der Post-Moore-Zeit die Initiative ergreifen

Die von Huawei vorgeschlagene „Logikfaltung (Logic Folding)“ zielt darauf ab, die Reaktionszeit auf das Minimum zu reduzieren. Viele herkömmliche Chips haben eine zweidimensionale ebene Struktur, und die Daten müssen einen langen Weg zurücklegen. Der neue Entwurfskonzept ist, die Struktur kompakter und dreidimensionaler zu gestalten, damit die Informationen nicht „weit reisen“ müssen, und die Gesamtleistung wird dadurch verbessert.

Man kann es sich wie ein städtisches Verkehrssystem vorstellen. Die frühere Moore-Gesetzmäßigkeit war wie das ständige Verkleinern der Autos, um mehr Autos auf der Straße unterbringen zu können. Die Tao-Gesetzmäßigkeit hingegen ist eher wie die Optimierung des gesamten städtischen Verkehrs: Bau von Hochstraßen, Reduzierung von Ampeln, Optimierung der Routen und Verkürzung der Pendelstrecke. Selbst wenn die Größe der Autos gleich bleibt, kann die Gesamtbetriebseffizienz dennoch stark verbessert werden.

Deshalb leugnet die Tao-Gesetzmäßigkeit von Huawei nicht die Moore-Gesetzmäßigkeit, sondern sagt: Der Schwerpunkt der zukünftigen Leistungserhöhung wird möglicherweise von der „räumlichen Verkleinerung“ zur „zeitlichen Verkleinerung“ wechseln. Früher ging es darum, „wer es kleiner macht“, in Zukunft wird es möglicherweise darum gehen, „wer die Daten effizienter fließen lässt“.

Natürlich kann man die Tao-Gesetzmäßigkeit derzeit noch nicht als eine echte „neue Moore-Gesetzmäßigkeit“ bezeichnen. Die Moore-Gesetzmäßigkeit war so großartig, weil sie über Jahrzehnte hinweg gültig blieb. Die Tao-Gesetzmäßigkeit ist derzeit eher eine neue Richtung und ein Ingenieurphilosophie für die „Post-Moore-Zeit“ und muss noch langfristig überprüft werden.

Aber bisher spiegeln die Tao-Gesetzmäßigkeit zumindest einen immer deutlicher werdenden Trend wider: Die zukünftige Chipkonkurrenz wird möglicherweise nicht nur die Konkurrenz zwischen Lithographiegeräten und Fertigungsprozessen sein, sondern eher die Konkurrenz in Bezug auf das Systemdesign, die Datenübertragung und die Gesamtkoordinationseffizienz.

Tatsächlich zielen die derzeitigen internationalen Technologierichtungen, wie GAA-Transistoren, Rückseitenversorgung, fortschrittliche Packungstechniken, Chiplet und CPO (Co-Packaged Optics) auf dasselbe ab: Reduzierung des Energieverbrauchs, Verkürzung der Latenzzeit und Verbesserung der Systemkoordinationseffizienz. Das heißt, die Branche beginnt sich von der reinen Abhängigkeit von der „physikalischen Verkleinerung“ allmählich zur „systemweiten Optimierung“ zu wenden.

Aus Sicht der Wertschöpfungskette kann diese Veränderung auch neue Chancen bringen. Wenn die zukünftige Leistungserhöhung zunehmend von 3D-Stacking, fortschrittlichen Packungstechniken und Systemkoordination abhängt, profitieren nicht nur die Hersteller der fortschrittlichsten Fertigungsprozesse, sondern auch die gesamte Wertschöpfungskette, einschließlich der Packungstechnik, der Geräte, der EDA-Software und der optischen Interkonnektivität.

Beispielsweise könnten chinesische Wafer-Fabrikateure wie SMIC und Huahong Semiconductor durch die Kombination von etablierten Prozessen und systemweiten Optimierungen einen größeren Wert schaffen. Unternehmen in der fortschrittlichen Packungstechnik, Hersteller von Halbleitergeräten sowie Firmen, die sich mit 3DIC-Entwurfswerkzeugen und optischer Interkonnektivität befassen, könnten ebenfalls zu neuen Schwerpunkten werden.

Aus einer längerfristigen Perspektive ist das Wichtigste an der Tao-Gesetzmäßigkeit möglicherweise nicht eine bestimmte Technologie, sondern die Botschaft an die gesamte Chipindustrie, dass die zukünftige Chipkonkurrenz sich allmählich von der „einseitigen Innovation“ zur „ganzheitlichen Systemkoordination“ wendet.

03

Wie stark ist die Unternehmensstärke von Tao?

Die allumfassende Systemkoordination zeigt sich am deutlichsten in der ständigen Nachfrage nach Rechenleistung in der heutigen Welt.

Wie bereits erwähnt, verbringt die GPU bei der heutigen Training von großen Modellen viel Zeit nicht mit voller Leistung, sondern wartet auf die Datenübertragung zwischen HBM, Cache und Switch-Chips. Daher beginnt der Schwerpunkt der Branchenkonkurrenz sich von der „Leistung eines einzelnen Chips“ allmählich zur „systemweiten Koordinationseffizienz“ zu verschieben. Wer die Daten schneller fließen lassen, die Latenzzeit verringern und die Systemkoordination effizienter gestalten kann, hat möglicherweise den Wettbewerbsvorteil in der nächsten Phase.

Das ist auch der wirklich wichtige Aspekt der „Tao (τ)-Gesetzmäßigkeit“ von Huawei. Sie weist die neue Richtung in der Post-Moore-Zeit aus und umgeht den Streit um die Prozessfertigung in Bezug auf die Transistordichte. Stattdessen setzt sie stärker auf Technologierichtungen wie 3D-Stacking, fortschrittliche Packungstechniken, Chiplet, optische Interkonnektivität und Systemkoordination.

Diese Veränderung bedeutet eine tiefgreifende Umstrukturierung der globalen Halbleiterwertschöpfungskette. In der Vergangenheit waren die zentralsten und profitabelsten Bereiche oft auf die Fertigungsschicht der fortschrittlichsten Prozesse konzentriert. In Zukunft werden die Bedeutung der fortschrittlichen Packungstechnik, der EDA-Software, der optischen Interkonnektivität und des Systemdesigns rapide zunehmen.

Wie in diesem Artikel wiederholt betont wurde, geht es bei den zukünftigen Chips nicht mehr nur um das Design eines einzelnen Chips. Deshalb muss bereits bei der Entwurfsphase geplant werden, „wie das gesamte System zusammenarbeitet“. Das bedeutet, dass nicht nur die Hersteller der fortschrittlichsten Prozesse profitieren werden, sondern die gesamte Wertschöpfungskette. Für die chinesische Halbleiterindustrie ist dieser Trend besonders wichtig.

Der größte limitierende Faktor für die chinesischen Chips ist derzeit immer noch die fehlende freie Verfügbarkeit von EUV-Lithographiegeräten. Unter der Herrschaft der Moore-Gesetzmäßigkeit bedeutet der Verlust des Zugangs zu EUV-Lithographiegeräten, dass China immer einen Abstand zu den weltweit fortschrittlichsten Fertigungsprozessen hat. Wenn die Branche jedoch von der „Konkurrenz um die Fertigungsprozesse“ zur „Konkurrenz um die Systemkoordination“ wechselt, haben chinesische Unternehmen möglicherweise die Chance, auf einem anderen Weg aufzuholen.

Take SMIC as an example. In the past, many people thought that its manufacturing process was several generations behind TSMC. This view is correct in terms of advanced manufacturing processes. However, if we only evaluate SMIC based on the "gap in manufacturing processes", we will ignore its real industrial value. SMIC is now one of the few wafer foundries in the world that can stably mass-produce 7nm-level processes. It also has the most complete and mature foundry system in mainland China.

More importantly, in the future "system-level collaboration" approach, the importance of mature processes may be re-evaluated. Many AI chips, edge computing chips, and Chiplet modules do not necessarily require the most advanced manufacturing processes. Many functional modules focus more on power consumption, cost, and collaboration efficiency rather than the ultimate transistor density.

This means that the combination of "mature processes + advanced packaging + system optimization" may form a new competitive advantage in the future. To some extent, this is also the change happening in the global industry. Even NVIDIA now relies more and more on CoWoS advanced packaging, rather than just on the GPU manufacturing process itself. The competitiveness of Apple's M-series chips also comes not only from the advanced manufacturing process but also from the system-level collaboration between software and hardware.

Therefore, the real strategic value of SMIC in the future may not be just "catching up with 2nm", but rather becoming the core foundation of China's system-level manufacturing system in the post-Moore era. Similarly, although Huahong Semiconductor lags behind SMIC in advanced logic manufacturing processes, it has strong capabilities in specialty processes, power semiconductors