300-mm-Galliumnitrid, Weltpremiere

Bei der IEDM 2025 hat Intel erstmals eine Galliumnitrid-Chiplet-Technologie auf Basis eines 300-mm-Siliziumsubstrats mit Galliumnitrid (GaN) gezeigt. Diese GaN-Chiplet-Technologie weist folgende Merkmale auf:

• Das dünnste GaN-Chiplet der Branche, dessen unteres Siliziumsubstrat nur 19 µm dick ist. Es stammt von einem vollständig prozessierten, gedünnten und einkristallinen 300-mm-GaN-auf-Silizium-Wafer und zeigt hervorragende Transistoreigenschaften und Gütezahlen.
• Die erste vollständig integrierte CMOS-Digital-Schaltungsbibliothek auf einem Chip in der Branche, die monolithisch integrierte GaN-N-MOSHEMT- und Silizium-PMOS-Prozesse verwendet. Sie umfasst Inverter, Logikgatter, Multiplexer, Flip-Flops und Ringoszillatoren.
• Die Ergebnisse der TDDB-, pBTI-, HTRB- und HCI-Tests sind zufriedenstellend und zeigen, dass die 300-mm-GaN-MOSHEMT-Technologie die erforderlichen Zuverlässigkeitskriterien erfüllen kann.

Intel ist der Meinung, dass die in dieser Arbeit gezeigten technologischen Elemente darauf hinweisen, dass die 300-mm-GaN-auf-Silizium-Technologie eine attraktive und leistungsstarke Chiplet-Technologie ist, die für Hochleistungs-, Hochdichte-, hocheffiziente Leistungselektronik und Hochgeschwindigkeits/RF-Elektronikprodukte geeignet ist.

Einführung

Mit der Erweiterung von Rechenlösungen auf höhere Leistungen für Grafik- und Serverplattformen sowie der ständigen Erhöhung der Datenraten in der aufstrebenden 5G/6G-Kommunikation spielen Halbleitertechnologien wie Galliumnitrid (GaN) und fortschrittliche 3D-Packungen eine immer wichtigere Rolle bei der Bereitstellung von höherer Leistung, höherer Effizienz, höherer Integration und höherer Dichte als die derzeitigen Silizium- und III-V-Technologien.

Früher haben Experten bereits die 300-mm-GaN-auf-Silizium-Technologie vorgeschlagen. Aufgrund ihrer hervorragenden Leistungsindikatoren (FoM) und der Fähigkeit, Niederspannungs- bis 48-V-GaN mit Silizium-CMOS zu integrieren, wird sie zu einer attraktiven Technologie im Bereich der Hochdichte-, Hochleistungsleistungselektronik und Hochgeschwindigkeits/RF-Elektronikbauelemente. Abbildung 1 zeigt die potenzielle Entwicklung Richtung von GaN-Punkt-of-Load-Stromversorgungslösungen: Von diskreten Mainboard-Spannungsreglern (MBVR) zur Chiplet-Integration mit GaN-Leistungschips, um die Anforderungen an höhere Leistungsdichte, höhere Effizienz (z. B. Verringerung der I²R-Verlustleistung) und engere Integration zu erfüllen.

Diese Arbeit zeigt die technologischen Elemente auf, die zur Realisierung einer GaN-Chiplet-Technologie auf Basis eines 300-mm-GaN-auf-Silizium-Prozesses erforderlich sind. Abbildung 2 zeigt ein Beispiel der GaN-Chiplet-Integration.

Zunächst ist anzumerken, dass der zur Aufnahme von Chiplets zur Verfügung stehende Raum in diesem Komplex sehr begrenzt ist (in allen xyz-Richtungen). Daher muss die GaN-Transistortechnologie hochdicht und leistungsstark sein und eine hohe Stromdichte von nahezu oder über 10 A/mm² liefern können. Früher haben wir gezeigt, dass die 300-mm-GaN-MOSHEMT-Technologie auf Siliziumsubstrat Leistungschips mit einer Stromdichte von nahezu ~10 A/mm² realisieren kann. Darüber hinaus muss das GaN-Chiplet ultra-dünn (<<50 µm) sein, um kurze (niedrige Aspektverhältnisse), niederohmige Silizium-Via-Holes (TSV) zu ermöglichen, wodurch die Widerstandsverluste verringert und eine akzeptable Wärmeableitung erreicht werden können.

In dieser Arbeit zeigen wir erstmals ein GaN-Chiplet mit einem Siliziumsubstrat von nur 19 µm Dicke. Das Substrat stammt von einem vollständig prozessierten, gedünnten und einkristallinen 300-mm-GaN-auf-Silizium-Wafer.

Zweitens muss das GaN-Chiplet möglichst vollständig sein und alle erforderlichen Funktionen aufweisen, wie z. B. CMOS-Steuerungen, CMOS-Treiber mit geringem Leckstrom, Bias-Schaltungen (z. B. PMOS-Stromspiegel) und Telemetrieschaltungen. Die Integration von Funktionen wie CMOS-Treibern (z. B. DrGaN) und Totzeit-Steuerungen ist für die Erzielung optimaler Effizienz und schneller Schaltvorgänge zur Verkleinerung von passiven Bauelementen von entscheidender Bedeutung. In diesem komplexen Aufbau gibt es keinen Platz für zusätzliche CMOS-Chips. Das Verdrahten zwischen Chips nur für den Zugang zu wenigen CMOS-Komponenten ist ineffizient.

Daher ist es für die GaN-Chiplet-Technologie von entscheidender Bedeutung, die wichtigen CMOS-Elemente zu integrieren und auf dem gleichen GaN-Chip zu realisieren.

Zu diesem Zweck zeigen wir erstmals eine vollständig funktionierende, vollständig integrierte CMOS-Digital-Schaltungsbibliothek auf einem Chip, die Inverter, Logikgatter, Multiplexer, Flip-Flops und Ringoszillatoren umfasst. Alle Schaltungen werden mit einem monolithisch integrierten GaN-N-MOSHEMT- und Si-PMOS-Prozess realisiert, der durch eine Schichtübertragungstechnik implementiert und mit einem einheitlichen Prozessdesignkit (PDK) entworfen wird.

Drittens muss die GaN-MOSHEMT-Transistortechnologie die grundlegenden Zuverlässigkeitsanforderungen erfüllen. In dieser Arbeit zeigen wir gute Ergebnisse bei der temperaturabhängigen Dielektrikumszerstörung (TDDB), der positiven Bias-Temperatur-Instabilität (pBTI), der Hochtemperatur-Rückwärtsbias (HTRB) und der Heißladungsträgerinjektion (HCI), was darauf hinweist, dass die 300-mm-GaN-MOSHEMT-Technologie diese Zuverlässigkeitskriterien erfüllen kann.

Herstellung von ultra-dünnen GaN-Chiplets aus hochleistungsfähigen 300-mm-GaN-auf-Silizium-Wafern

Abbildung 3 zeigt ein Foto eines gedünnten und in Einzelscheiben getrennten 300-mm-GaN-auf-Silizium-Wafers, einschließlich (b) des Waferrandes und (c) eines Bereichs, aus dem erfolgreich ein Chiplet (Dies) entnommen wurde. Der Wafer wurde mit dem SDBG-Verfahren (stealth dicing before grinding) gedünnt und getrennt.

Abbildung 4(a-c) zeigt REM-Mikrofotos von GaN-Chiplets, die aus dem in Abbildung 3 gezeigten 300-mm-GaN-auf-Silizium-Wafer extrahiert wurden. Sie zeigen ein unteres Siliziumsubstrat mit einer Dicke von nur 19 µm. Die Querschnitts-REM-Mikrofotos zeigen den vollständig prozessierten Back-End-Interconnect-Stack und die Front-End-GaN-Bauelemente. Es ist hervorzuheben, dass dies der dünnste vollständig prozessierte 300-mm-GaN-Wafer der Branche ist. Abbildung 4(d) zeigt ein Prototyp, bei dem das obere GaN-Chiplet umgedreht und mit dem unteren Wafer verbunden ist.

Abbildung 5 zeigt die ID-VG-Eigenschaften von GaN-MOSHEMT-Transistoren (LG = 30 nm, verschiedene Gate-Drain-Abstände), die aus dem in Abbildung 4 gezeigten GaN-Chiplet gemessen wurden. Die GaN-Transistoren mit LG = 30 nm zeigen einen ausgezeichneten Einschaltwiderstand (RON) sowie einen geringen Drain- und Gate-Leckstrom von weniger als 3 pA/µm.

Abbildung 6 zeigt die ID-VD-Eigenschaften eines GaN-MOSHEMTs (LG = 30 nm, LGD = 1000 nm, LGFP = 900 nm), gemessen aus dem in Abbildung 4 gezeigten GaN-Chiplet. Während der BVDS-Messung in Abbildung 6(b) zeigt der Transistor nach Aufrechterhaltung einer VDS von 78 V (@ 1 µA/µm) stabile ID-VD-Eigenschaften (Veränderung kleiner als 2%).

Abbildung 7 zeigt die Ron-BVDS- und BVDS-LGD-Eigenschaften von LG = 30 nm GaN-MOSHEMTs mit verschiedenen LGD- und LGFP-Werten, gemessen aus dem in Abbildung 4 gezeigten GaN-Chiplet.

Abbildung 8 zeigt, dass die beste Leistungs-Güteziffer FoM = Ron-QGG ~1 mΩ-nC von einem LG = 30 nm, LGD = 200 - 250 nm GaN-MOSHEMT erreicht wird, gemessen aus dem in Abbildung 4 gezeigten GaN-Chiplet. Früher haben wir mit der 300-mm-GaN-MOSHEMT-Technologie auf Siliziumsubstrat mit relativ langer Kanalänge (LG = 250 nm) eine Stromdichte von etwa 10 A/mm² erreicht. In dieser Arbeit zeigen wir, dass durch Verkleinerung der Transistorgeometrie und des Abstands kurze Kanalängen (LG) von bis zu 30 nm realisiert werden können, wodurch möglicherweise Stromdichten weit über 10 A/mm² erreicht werden können.

Abbildung 9 zeigt die RF-Leistung von GaN-MOSHEMT-Transistoren. Für die kürzeste LG von 30 nm werden hohe fT/fMAX-Werte von 212/304 GHz erreicht; im Bereich von LG bis zu 130 nm ist der Spitzenwert von fMAX immer größer als 200 GHz. Die hier gemessenen RF-Daten (basierend auf dem in Abbildung 4 gezeigten GaN-Chiplet) zeigen, dass dieses Bauelement gute Anwendungsmöglichkeiten in RF- und Hochgeschwindigkeitsanwendungen (z. B. Photonik) hat. Diese GaN-Chiplet-Technologie hat daher potenzielle Anwendungen in diesen Bereichen.

Integration von CMOS-Digital-Schaltungen und GaN-MOSHEMTs auf 300-mm-GaN-auf-Silizium

Abbildung 10 zeigt ein TEM-Bild von GaN-N-MOSHEMT-Transistoren und Si-PMOS, die monolithisch auf einem 300-mm-GaN-auf-Silizium-Wafer integriert sind.

Abbildung 11 zeigt die ID-VG-Eigenschaftskurven von monolithisch integrierten Si-PMOS-Transistoren (LG = 180 nm, RON = 2411 Ω-µm, ION = 0.35 mA/µm) und GaN-MOSHEMT-Transistoren (LG = 180 nm, RON = 413 Ω-µm, ION = 1.03 mA/µm).