Zehn Prognosen für die Halbleiterindustrie: Wie weit ist die "Fortschrittsanzeige"?

Ende 2025 nähert sich das Jahr seinem Ende, und es ist an der Zeit, die "Top zehn Technologietrendsvorhersagen für die Halbleiterindustrie" zu bewerten, die zu Jahresbeginn die Medien überschwemmten. Kernbereiche wie 2nm, HBM4, fortschrittliche Verpackungstechniken, KI-Prozessoren, Fahrerassistenzchips und Quantenprozessoren bleiben weiterhin im Fokus der Branche. Wie weit sind diese Vorhersagen im Laufe des Jahres tatsächlich gekommen? Heute gehen wir anhand der Chronologie auf die echten Fortschritte in diesen zehn Bereichen ein.

01 Wie viel der zehn Halbleiter-Vorhersagen hat sich erfüllt?

2nm: Vom "Wer ist der erste in der Massenproduktion" zum "Wer kann stabile Lieferungen gewährleisten"

Zu Jahresbeginn war es allgemein angenommen, dass 2025 das "Jahr der Massenproduktion" für die 2nm-Technologie sein würde. Bislang scheint dieses Ziel grundsätzlich erreicht, aber mit einem "stufigen" Qualifizierer.

Nach den früheren Vorhersagen planten TSMC, Samsung und Intel alle, im Jahr 2025 die 2nm-Technologie oder eine äquivalente Technologie (wie Intel 18A) einzuführen. Bislang nimmt TSMC seit April 2025 Bestellungen für seine 2nm-Chips entgegen und plant die Massenproduktion gegen Ende des vierten Quartals. Zu seinen Kunden gehören die führenden Chiphersteller Apple, NVIDIA, AMD, Qualcomm und MediaTek.

TSMC-Vorsitzender Mark Liu hat angegeben, dass die Nachfrage nach 2nm-Chips die der 3nm-Chips übersteigt. Um der wachsenden Bestellmenge gerecht zu werden, plant TSMC die Erweiterung seiner Produktionskapazitäten. Bislang hat TSMC sieben 2nm-Waferfabriken geplant, davon zwei in der Hsinchu Science Park und fünf in der Nanzih Science Park in Kaohsiung. Sollten die drei neuen Fabriken erfolgreich gebaut werden, würde die Gesamtzahl der TSMC-Fabriken für die 2nm-Technologie auf zehn steigen.

Samsung Electronics hat die Massenproduktion seines ersten Mobilanwendungs-Prozessors Exynos 2600 mit 2nm-Technologie gestartet, wobei die Ausbeute derzeit stabil zwischen 50% und 60% liegt. Dieser Nachricht hat jedoch im Markt keine nennenswerte Reaktion entfacht. Der Kerngrund könnte auf die Unsicherheit der 2nm-Ausbeute zurückzuführen sein, kombiniert mit den technologischen und Kostenkontrollproblemen, die die 3nm-Technologie während der Massenproduktion aufgeworfen hat. Dies führt dazu, dass die Branche abwartet, wie gut Samsung die massenhafte Lieferung dieses Premium-Chips und seine Wettbewerbsfähigkeit im Markt gewährleisten kann.

Intels 18A-Technologie hat in der Fabrik 52 in Arizona die Massenproduktion aufgenommen. Diese Technologie nutzt Ringgate-Transistoren und Rückseitenstromversorgungstechniken, was zu einem doppelten Fortschritt in Bezug auf Energieeffizienz und Dichte führt.

Es ist wichtig zu betonen, dass "Massenproduktion" nicht gleichbedeutend mit "Massenlieferung" ist. Derzeit ist die 2nm-Kapazität äußerst begrenzt und dient hauptsächlich hochpreisigen Kunden. Es wird mindestens noch ein halbes Jahr bis ein Jahr dauern, bis die Technologie in Konsumprodukten verbreitet wird. Die echte Kapazitätssteigerung wird erst 2026 erfolgen.

HBM4: SK Hynix ist erneut im Vorsprung

Wenn 2024 das Jahr des Aufbruchs von HBM3E war, dann ist 2025 zweifellos das Jahr des Starts von HBM4.

Im September 2025 hat SK Hynix nach der Lieferung von 12-Schicht-HBM4-Proben an NVIDIA und andere Hauptkunden sechs Monate später die Entwicklung der HBM4-Speicherchips abgeschlossen und die Massenproduktion begonnen. Die HBM4-Produkte von SK Hynix werden im vierten Quartal dieses Jahres ausgeliefert und die Vertriebserweiterung ist für nächstes Jahr geplant.

Die Preisverhandlungen zwischen Samsung Electronics und NVIDIA über die Lieferung von HBM4 befinden sich in der Endphase. Samsung Electronics versucht, die Fehler zu vermeiden, die es in der DRAM-Branche an die Spitze gebracht haben. Das Unternehmen nutzt die fortschrittliche 1c-DRAM-Technologie für die Massenproduktion von HBM4, um einen Wettbewerbsvorteil gegenüber SK Hynix, das auf 1b-DRAM basierte HBM4 produziert, zu erlangen. Derzeit befindet sich Samsungs HBM4-Produkt noch in der Endtestphase, und Branchenexperten gehen davon aus, dass die Massenlieferung 2026 erfolgen könnte.

Fortschrittliche Verpackungstechniken: Blühende Zweige an vielen Stellen

Fortschrittliche Verpackungstechniken sind zum Kernpfad für die Fortsetzung des Moore'schen Gesetzes geworden. Im Jahr 2025 ist nicht nur das Jahr der Kapazitätsfreisetzung von CoWoS, sondern auch ein entscheidender Zeitpunkt für die Planung der nächsten Generation der Common-Packaged Optics (CoPoS)-Technologie.

TSMC hat die Chunghwa Picture Tubes Fabrik in der Southern Taiwan Science Park (AP8) als Hauptproduktionsstätte für CoWoS-L eingeweiht und hat im zweiten Halbjahr die volle Kapazität erreicht. Die Fabriken in Zhunan und Longtan passen ebenfalls ihre Kapazitäten an, um der wachsenden Nachfrage nach CoWoS-L und InFO-M-Techniken in Zukunft gerecht zu werden.

Es ist bemerkenswert, dass TSMC während der kontinuierlichen Erweiterung der CoWoS-Kapazität auch die Forschung und Entwicklung der CoPoS-Technologie sowie den Bau von Fabriken beschleunigt. Das Unternehmen hat bereits im dritten Quartal 2025 die erste Liste der Lieferanten und die Gerätespezifikationen veröffentlicht. TSMC plant, 2026 in VisEra die erste Pilotproduktionslinie für CoPoS aufzubauen, und die Massenproduktion wird in seiner AP7-Fabrik in Chiayi stattfinden.

Analysten der Morgan Stanley haben kürzlich einen Bericht veröffentlicht, in dem sie schätzen, dass die monatliche CoWoS-Kapazität von TSMC bis Ende 2026 mindestens 120.000 bis 130.000 Wafer betragen wird, höher als die vorherige Schätzung von 100.000 Wafern. Diese deutliche Anhebung basiert auf den neuesten Branchenuntersuchungen der Bank.

Zur gleichen Zeit bemühen sich chinesische Verpackungs- und Testunternehmen ebenfalls, aufzuholen. Im ersten Halbjahr 2025 wurde das spezielle Fabrik für die Verpackung und Prüfung von Automobilchips von Jiangsu Changdian Technology fertiggestellt und wird im zweiten Halbjahr in Betrieb genommen. Das erste Projekt der Tongfu AMD (Suzhou) Microelectronics Co., Ltd. hat im Januar 2025 die Massenproduktion von FCBGA-Hochleistungs-Verpackungen und -Tests aufgenommen. Das Board-Level-Packaging-Projekt von Huatian Technology Jiangsu Pangu Semiconductor strebt die Massenproduktion der Board-Level-Fan-Out-Verpackungstechnologie an und hat bereits teilweise in diesem Jahr in Betrieb genommen.

NVIDIA Blackwell Ultra GB300: Ein sensationeller Einstieg

Im März 2025 hat NVIDIA auf der GTC 2025-Konferenz den neuen Blackwell Ultra GB300-Chip offiziell vorgestellt und die Massenproduktion im dritten Quartal begonnen. Der neue B300 GPU wird eine höhere Rechenleistung als der B200 bieten, und der 50% größere On-Chip-Speicher wird in der Lage sein, AI-Modelle mit größeren Parameteranzahlen zu unterstützen, was sicherlich auch die Rechenleistung verbessern wird. Darüber hinaus hat NVIDIA das nächste Chip-Generations "Rubin" angekündigt, das voraussichtlich im zweiten Halbjahr 2026 veröffentlicht werden wird. Der Rubin-Chip wird eine noch höhere Leistung bieten, seine FP4-Inferenzleistung wird 50 Petaflops erreichen können, mehr als doppelt so viel wie der aktuelle Blackwell-Chip.

Im Juni 2025 hat AMD auf der ADVANCING AI 2025-Konferenz die neue CDNA 4 GPU-Architektur vorgestellt und die AMD Instinct MI350-Serie von GPUs sowie das neue ROCm 7 veröffentlicht. Als erster AI-Beschleuniger mit der CNDA 4-Architektur umfasst die Instinct MI350-Serie von GPUs den Instinct MI350X mit einer Spitzenleistung von 1000 W für Luftkühlsysteme und den leistungsstärkeren Instinct MI355X mit einer Spitzenleistung von 1400 W für Flüssigkeitskühlsysteme. Neben der neuen Instinct MI350-Serie von GPUs hat AMD auch die MI400-Serie von GPUs, die 2026 veröffentlicht werden soll, vorgestellt. Diese wird die AI-Hochleistungsrechner-GPUs in eine neue Ära führen.

Intel hat angekündigt, dass es auf der CES 2026 weltweit den Core Ultra 3. Generation "Panther Lake"-Prozessor vorstellen wird.

Neben der sukzessiven Einführung neuer AI-Chips ist 2025 auch durch eine zunehmende Diversifizierung der AI-Prozessorlandschaft gekennzeichnet. In diesem Jahr hat auch die ASIC-Camp, vertreten durch Google, signifikante Fortschritte erzielt.

Testdaten zeigen, dass der TPU bei der Verarbeitung bestimmter AI-Modelle eine bis zu 1,5- bis 2-fach höhere Rechengeschwindigkeit als vergleichbare NVIDIA-GPUs erreichen kann und die Energieeffizienz um etwa 30% verbessert ist. Dieser Leistungsvorteil resultiert aus Googles "Hardware-Software-Integrations"-Designkonzept - der TPU ist speziell für das TensorFlow-Framework optimiert und von der Chiparchitektur bis zum Compiler tiefgreifend angepasst. NVIDIA setzt jedoch auf die Universalität seiner GPUs. Der A100-Chip unterstützt nicht nur alle gängigen AI-Frameworks, sondern kann auch Graphikrendering und wissenschaftliche Berechnungen durchführen.

Chinesische Automobilchips: Beschleunigter Einstieg in Fahrzeuge

2025 wird von vielen Automobilchipherstellern als der Endpunkt für hochwertige Fahrerassistenzsysteme und das Zeitfenster für die Massenproduktion in Fahrzeugen angesehen.

Am 22. November hat Horizon angekündigt, dass sein hochwertiges Fahrerassistenzsystem HSD (Horizon SuperDrive) von 10 chinesischen und internationalen Automobilherstellern für über 20 Fahrzeugmodelle ausgewählt wurde. Das System ist mit dem Journey 6P-Chip mit einer maximalen Rechenleistung von 560 TOPS ausgestattet und kann End-to-End-, VLA- und VLM-Großmodelle implementieren. Darüber hinaus hat Horizon die Millionenschwelle bei der Auslieferung von Journey-Familienchips überschritten und ist damit das erste chinesische Unternehmen, das eine Million Fahrerassistenzchips ausgeliefert hat.

Der Journey 6P nutzt eine mehrkernige heterogene Architektur, die die schnelle Implementierung von hochwertigen Fahrerassistenzfunktionen ermöglicht. Horizon hat angegeben, dass das HSD-System Autobahn-, Stadt- und Parkmanöver abdecken kann und bereits mit internationalen Automobilherstellern an der Massenproduktion arbeitet. Die Einbindung in Fahrzeuge soll ab 2026 beginnen.

Die intelligente Cross-Domain-Computing-Plattform für Fahrzeuge der Familie Wudang C1200 von Black Sesame Technologies wurde im April 2023 veröffentlicht. Es ist die erste Cross-Domain-Computing-SoC-Plattform für Fahrzeuge auf dem Markt und erfüllt die höchsten Anforderungen an die Zuverlässigkeit in der Automobilindustrie. Der C1236-Chip ist für hochwertige Fahrerassistenzsysteme konzipiert und unterstützt die integrierte Navigation und Parkhilfe auf einem einzigen Chip. Der C1296-Chip unterstützt die Cross-Domain-Fusion auf einem einzigen Chip. Auf der Grundlage der C1200-Familie hat Black Sesame Technologies bereits mit vielen Kunden, darunter FAW Hongqi, Wind River, JOYNEXT und Zebra Technologies, Kooperationen eingegangen.

Im März 2025 hat Xinqing Technology den 7nm-Chip "Xingchen 1" für alle Fahrerassistenzszenarien sowie eine Reihe von Lösungen für intelligente Fahrerhäuser und Fahrerassistenzsysteme vorgestellt. Die Chips werden im nächsten Jahr in Massen in Fahrzeugen eingesetzt werden. Der Chip nutzt die 7nm-Automobiltechnologie und entspricht den AEC-Q100-Standards. Durch die Einführung einer mehrkernigen heterogenen Architektur wird die Rechenleistung für Fahrerassistenzsysteme verbessert. Die CPU hat eine Rechenleistung von 250 KDMIPS, die NPU eine Rechenleistung von 512 TOPS, und durch die Zusammenarbeit mehrerer Chips kann eine maximale Rechenleistung von 2048 TOPS erreicht werden.

Quantenprozessoren: Noch am Bauen der Grundlagen

Zu Jahresbeginn wurde vermutet, dass "2025 das Jahr der praktischen Erprobung von Quantenprozessoren" sein würde. Im Rückblick lässt sich sagen, dass diese Einschätzung im Großen und Ganzen zutrifft, aber die Aussage "praktisch einsetzbar" ist noch nicht zutreffend.

Die Technologieregie IBM hat kürzlich zwei experimentelle Quantenchips - Loon und Nighthawk - vorgestellt. Laut dem neuesten Revisionsplan von IBM ist geplant, dass der Kookaburra-Chip, der zu Jahresbeginn in den Vorhersagen erwähnt wurde, 2026 erscheinen wird. Dies wird der erste Quantenprozessormodul sein, der in der Lage sein wird, Informationen im qLDPC-Speicher zu speichern und über einen zusätzlichen LPU zu verarbeiten, und damit das fehlertolerante System über einen einzigen Chip hinaus zu erweitern.

2027 wird der Cockatoo-Chip L-Koppler nutzen, um die Verschränkung zwischen zwei Kookaburra-Modulen zu ermöglichen und so die Quantenchips wie Knoten in einem großen System zu verbinden, um die Konstruktion unrealistischer großer Chips zu vermeiden. 2029 wird IBM den weltweit ersten großen fehlertoleranten Quantencomputer - IBM Quantum Starling - liefern.

Diese Ergebnisse sind wissenschaftlich von großer Bedeutung, da sie die Machbarkeit fehlertoleranter Quantenrechnungen belegen. Aber es wird noch einige Zeit dauern, bis diese Technologie reif für die praktische Anwendung ist. Quantenprozessoren bleiben weiterhin eine "Zukunftstechnologie", und die Fortschritte in 2025 sind eher die "Grundlagenlegung" als das "Bauen des Gebäudes".

Siliziumphotonik und CPO: Das Zeitalter der 1,6T-Geschwindigkeit beginnt leise

Da die Anforderungen von KI-Clustern an Bandbreite und Energieverbrauch an ihre Grenzen stoßen, werden Siliziumphotonik-Integration und Common-Packaged Optics (CPO) zu beliebten Optionen.

Im Jahr 2025 haben Broadcom, Cisco und Ayar Labs gemeinsam die CPO-Technologie vorangetrieben, wodurch der Energieverbrauch bei der Übergang von 800G zu 1,6T erheblich reduziert wurde. Meta und Microsoft haben CPO-Switches in einigen KI-Clustern getestet und ihre Zuverlässigkeit bestätigt.

TSMC hat