Nvidia hat versehentlich einen Chip beschädigt.

In letzter Zeit hat die Partnerschaft zwischen den beiden Chipriesen NVIDIA und Intel die Märkte auf den Kopf gestellt.

Dieses strategische Bündnis, das darauf abzielt, die Stärken der KI-Beschleunigungsrechnung und der x86-Ekologie zu verbinden, setzt seinen Schwerpunkt auf die Architektur-Interkonnektivität der NVIDIA NVLink-Technologie – ein Hochgeschwindigkeits-Verbindungsansatz, der einst mit PCIe gleichwertig war und nun durch die Einbindung von Intel eine nie dagewesene Wichtigkeit und Einflussnahme erlangt hat.

Im Vergleich zum von Intel über zwei Jahrzehnte dominierten PCIe-Standard bietet NVLink mit einer mehrfachen Bandbreitensteigerung und einer Verringerung der Latenz deutliche Leistungsvorteile. In Anwendungsfällen wie der KI-Trainingsrechnung und der Massivparallelrechnung zeigt es eine überlegene Wettbewerbsfähigkeit und stellt die PCIe-Technologie vor eine nie dagewesene Herausforderung.

Was noch interessanter ist, dass Intel, als Begründer des PCIe-Standards, die Entscheidung, sich der NVLink-Technologie zuzuwenden, symbolische Bedeutung hat. Wenn diese "Selbsttransformation" des Technologiewegs tatsächlich wie geplant voranschreitet, würde dies nicht nur bedeuten, dass das Interkonnektivitätsmodell zwischen CPU und GPU neu gestaltet würde, sondern könnte auch Auswirkungen auf die Retimer-Chips haben, die seit langem von der Notwendigkeit der PCIe-Hochgeschwindigkeits-Signalverstärkung abhängen. (Hinweis: Unsere Annahmen basieren auf der Voraussetzung, dass die Pläne beider Seiten tatsächlich umgesetzt werden. Über die Ausmaß der Auswirkungen haben wir keine genauen Analysen durchgeführt, sondern möchten lediglich neue Perspektiven aufgrund der technologischen Veränderungen bieten, dies dient nur als Referenz.)

In dieser Welle der Neuausrichtung und des Ersatzes von Technologiewegen, die von NVLink ausgelöst wurde, gilt das Sprichwort "Manche freuen sich, manche trauern" – NVIDIA hat durch die Partnerschaft den Zugang zur x86-Ekologie der KI-Infrastruktur geschaffen, während Intel durch maßgeschneiderte Produkte seine Grenzen im Bereich der Hochleistungsrechnung erweitert hat. Beide Seiten gehören eindeutig zu den "glücklichen" Lagern. Im Gegensatz dazu sind die PCIe Retimer-Chips, die sich bisher auf der Grundlage der PCIe-Hochgeschwindigkeits-Signalverstärkung in der Wertschöpfungskette etabliert haben, die "traurigen" Parteien und sind die ersten, die in dieser industriellen Transformation den Schock zu spüren bekommen.

Das "Existenzrecht" von PCIe Retimern

Um die Retimer-Chips zu verstehen, müssen wir zunächst den PCIe-Bus kennen.

Es ist allgemein bekannt, dass der Bus die "Verbindungsstrecke" für die Datenkommunikation zwischen verschiedenen Hardwarekomponenten auf der Computer- oder Serverplatine ist. Die Datenübertragungsrate pro Zeiteinheit wird als Bandbreite bezeichnet, gemessen in Bits pro Sekunde. Der Bus spielt eine entscheidende Rolle bei der Datenübertragungsgeschwindigkeit zwischen den Hardwarekomponenten. Angesichts der steigenden Anforderungen an die Rechengeschwindigkeit und die Latenz in Servern werden die Computer-Bus-Standards ständig weiterentwickelt.

Der derzeit am weitesten verbreitete Bus ist das PCIe-Protokoll (PCI-Express), das von Intel im Jahr 2001 vorgeschlagen wurde, um die alten Bus-Standards wie PCI, PCI-X und AGP zu ersetzen. Das PCIe-Protokoll hat in den letzten Jahren eine rasante Entwicklung genommen, wobei die Übertragungsrate in der Regel alle 3 - 4 Jahre verdoppelt wurde, und es behält eine gute Rückwärtskompatibilität bei.

Insbesondere angesichts des explosionsartigen Anstiegs des Bedarfs an Künstlicher Intelligenz in der heutigen Zeit steht die Hochgeschwindigkeits-Datenübertragung innerhalb von Rechenzentren vor einer nie dagewesenen Belastung. Dies hat die schnelle Entwicklung des PCIe-Protokolls vorangetrieben, das von PCIe 3.0, 4.0 bis hin zu 5.0 und 6.0 fortgeschritten ist, wobei die Übertragungsrate von 8GT/s, 16GT/s auf 32GT/s und 64GT/s verdoppelt wurde.

Allerdings wird das Problem der Signalabschwächung mit jeder Generation stärker. Bei der Weiterentwicklung des PCIe-Standards wird einerseits der Standard durch die fortschreitende Anwendung weiterentwickelt und die Geschwindigkeit verdoppelt. Andererseits hat die physische Größe der Server aufgrund von industriellen Standards keine wesentlichen Veränderungen erfahren, was dazu führt, dass die Einfügedämpfung der gesamten Verbindung von 22dB in der PCIe3.0-Ära auf 28dB in der PCIe4.0-Ära und weiter auf 36dB in der PCIe5.0-Ära gestiegen ist. Die Lösung des Problems der Einfügedämpfung der PCIe-Signalleitung und die Verbesserung der Übertragungsdistanz der PCIe-Signale sind daher wichtige Herausforderungen für die Branche.

Das Auftauchen von Retimern ist ein unvermeidliches Ergebnis der Weiterentwicklung des PCIe. Vor der Einführung von PCIe 4.0 und früheren Versionen war die Datenübertragungsrate relativ niedrig, und die Anforderungen an die Signalintegrität waren nicht so hoch. Mit der Einführung von PCIe 5.0 und PCIe 6.0, bei denen die Datenübertragungsrate auf 32GT/s und 64GT/s gesteigert wurde, wurden die Probleme der Signalabschwächung und des Jitters immer deutlicher, und die Einfügedämpfung nahm ebenfalls zu.

Die PCIe-Spezifikation hat ein genaues Budget für die Einfügedämpfung. Beispielsweise beträgt das Budget für die Einfügedämpfung in der PCIe 6.0-Version 32dB, was bedeutet, dass bei der Konstruktion sichergestellt werden muss, dass die Gesamtverluste des Signals während der Übertragung 32dB nicht überschreiten, um die Signalqualität aufrechtzuerhalten.

Hier kommt der PCIe Retimer-Chip als Hauptlösung für das Problem der Signalabschwächung ins Spiel.

Ein Retimer-Chip ist ein Hybridsignal-Chip, der analoge und digitale Funktionen kombiniert. Sein Prinzip besteht darin, dass er das eingehende Signal mithilfe eines internen Clock-Recovery-Schaltkreises neu synchronisiert, um die Clock-Offset und den Jitter zu eliminieren und die Phasen- und Zeitabweichungen des Signals zu korrigieren. Er kann die Übertragungsdistanz der Schnittstelle verlängern und die Signalqualität verbessern. Der PCIe Retimer-Chip löst hauptsächlich die Probleme der Signalzeitungleichheit, des hohen Signallosses und der schlechten Signalintegrität bei der Hochgeschwindigkeits- und Langstrecken-Datenübertragung in Rechenzentren und Servern über das PCIe-Protokoll.

Interner Aufbau eines Retimer-Chips (Quelle: PCI-SIG-Website)

Im Vergleich zu anderen technologischen Lösungen auf dem Markt bietet die aktuelle Lösung des Retimer-Chips in Bezug auf Leistung, Standardisierung und die Unterstützung der Ökosysteme gewisse Vorteile. Es ist erwähnenswert, dass der Retimer-Chip flexibel zwischen dem PCIe- und dem CXL-Modus umschalten kann, was ihn besser an die zukünftige CXL-Interkonnektivität anpasst.

Diese Funktionsmerkmale machen ihn für den Markt der allgemeinen Server und der KI-Server von hohem Wert.

Im Bereich der allgemeinen Server steigt die Nachfrage exponentiell an, da mit der Expansion der Cloud-Computing- und Big-Data-Zentren die Penetrationsrate der Server mit PCIe 5.0 und höheren Versionen rapide zunimmt. Jeder Server benötigt 2 - 4 Retimer-Chips (zur Verbindung zwischen CPU und PCIe-Steckplatz sowie Hochgeschwindigkeits-Speicher), und mit dem Wachstum der Edge-Computing-Server erhöht sich die Nachfrage noch weiter.

Darüber hinaus hat der Aufstieg der KI-Welle den KI-Server zu einem der wichtigsten Wachstumsfelder für Retimer-Chips gemacht.

Es ist bekannt, dass die Anzahl der PCIe Retimer-Chips in einem KI-Server direkt mit der Anzahl der installierten GPU's korreliert. Dies liegt daran, dass die Anzahl der GPU-Channel direkt die Konfiguration der PCIe-Verbindungen bestimmt.

In einem KI-Server werden normalerweise mehrere GPU's für die gemeinsame Verarbeitung benötigt. Ein einzelner KI-Server kann 4 - 8 oder sogar mehr GPU's enthalten. Die PCIe-Verbindungen zwischen GPU und CPU sowie zwischen den GPU's sind nicht nur lang, sondern müssen auch eine riesige Menge an Trainingsdaten übertragen. Der Retimer-Chip ist hier der Schlüssel, um das Problem der "Signalengpässe bei der Mehr-GPU-Interkonnektivität" zu lösen und die Effizienz der KI-Rechencluster deutlich zu verbessern.

Derzeit benötigt ein typischer KI-Server mit 8 GPU's 8 oder sogar 16 PCIe 5.0 Retimer-Chips.

Es ist somit ersichtlich, dass der Retimer-Chip in der KI-Ära und im Serverbereich ein breites Marktpotential hat.

Doppeltes Oligopol und Wettbewerb auf der "Goldenen Strecke"

In der Goldenen Ära der PCIe-Hochgeschwindigkeits-Interkonnektivität hat sich auf dem Retimer-Chip-Markt ein Wettbewerbsmodell mit "zwei führenden Anbietern und mehreren starken Mitbewerbern" etabliert.

Der globale Markt wird derzeit hauptsächlich von Herstellern von Server-Chips und traditionellen Analogiespezialisten geteilt. Die Konkurrenz zwischen AsteraLabs und Montage Technology ist besonders auffällig. Letztere hat sich schnell als Anbieter von heimischen Alternativen etabliert, während AsteraLabs aufgrund seiner Vorreiterposition in der PCIe 5.0-Technologie den größten Teil des globalen Marktes beherrscht. Beide Unternehmen dominieren gemeinsam den Premiummarkt. Pericom und IDT (erschlossen von Renesas) halten aufgrund ihrer technologischen Expertise ihre traditionellen Marktanteile, während Großkonzerne wie TI und Microchip den Mittel- und unteren Marktsegmenten mit Standardprodukten abdecken. Dies bildet ein mehrschichtiges Wettbewerbsökosystem.

Betrachtet man die Entwicklungsgeschichte, zeigt sich, dass die Technologiewege der verschiedenen Hersteller deutlich voneinander abweichen.

Als einer der ersten Marktteilnehmer hat Pericom aufgrund seiner Vorreiterposition in der PCIe 3.0/4.0-Ära seine Produkte frühzeitig von führenden Plattformen wie Intel und AMD zertifiziert bekommen und sich so als Kernlieferant für Serverhersteller etabliert. Heute hat es eine vollständige Produktpalette von PCIe 3.0 bis 5.0 entwickelt, und seine Chips zeichnen sich durch hohe Übertragungsraten und geringe Latenz aus, was ihm eine führende Position im Premiummarkt sichert.

IDT hat sich auf der Grundlage seiner Expertise in der Zeitschaltungstechnologie in den frühen Tagen in der Kompatibilität mit mehreren Generationen des PCIe-Protokolls einen Vorteil verschafft. Nach der Übernahme durch Renesas hat es seine Retimer-Technologie mit Renesas' Fähigkeiten in der Analogiechipherstellung kombiniert und setzt seine Expansion in die Bereiche PCIe 5.0/6.0 fort.

Der US-amerikanische Hersteller AsteraLabs hat mit seinem Konzept des "Smart Retimer" die Tradition gebrochen. Seine PCIe 4.0-Produkte gingen 2024 in die Massenproduktion, und seine PCIe 5.0-Produkte haben durch die pins-kompatible Design die Kosten für die Kunden bei der Upgrades verringert. Durch die Gründung eines Cloud-Scale Interop Lab in Zusammenarbeit mit Cloud-Dienstleistern hat es schnell den Markt für KI-Server erobert und ist derzeit der Marktführer in der 4.0/5.0-Ära.

Das chinesische Unternehmen Montage Technology hat eine starke Substitutionsfähigkeit gezeigt. Nachdem es aus dem Bereich der Speicher-Schnittstellenchips in den Bereich der PCIe Retimer-Chips eingestiegen ist, produzieren es seine PCIe 4.0 Retimer-Chips bereits stabil. Die Auslieferung seiner PCIe 5.0-Produkte hat sich seit 2024 in zwei aufeinanderfolgenden Quartalen verdoppelt, und es hat eine reiche Bestellungspipeline. Anfang 2025 hat es auch die ersten PCIe 6.x/CXL 3.x Retimer-Chips entwickelt und zu Testzwecken geliefert, was seine technologische Führungskraft weiter stärkt.

Die traditionellen Analogiespezialisten verfolgen eine differenzierte Strategie, um den Markt zu erobern. TI bietet aufgrund seiner breiten Kundenbasis in der Industrie Standard-Retimer-Chips, die für verschiedene Anwendungen geeignet sind. Obwohl es sich nicht speziell auf den Premium-KI-Bereich konzentriert, hat es immer noch Wettbewerbsfähigkeit in den Mittel- und Niedriggeschwindigkeits-PCIe-Verbindungen. Microchip hat bereits 2020 eine Serie von Retimer-Chips für PCIe 5.0 und CXL 2.0 vorgestellt, die jetzt häufig in den Referenzentwürfen von Intel-Plattformen verwendet werden und ihm so einen Platz auf dem traditionellen Servermarkt sichern.

Unter dem Doppeleffekt der heimischen Substitution und der technologischen Aufwertung befindet sich der Wettbewerb um die Hochgeschwindigkeits-Interkonnektivität in einer Phase der Chancen.

Prognosen zufolge wird der globale Markt für PCIe Retimer-Chips 2025 einen Umsatz von 1,8 Milliarden US-Dollar erreichen. In Anbetracht dieses Potenzials wird der Retimer-Chip als "unerlässliche Komponente in der Welle der PCIe-Hochgeschwindigkeitsentwicklung" angesehen und ist eine "Goldene Strecke" in der Halbleiterindustrie, die eng mit der KI-Rechenleistung und der Expansion der Serverinfrastruktur verbunden ist.

Die nvtel-Allianz bringt subtile Veränderungen

Allerdings könnte die von NVIDIA und Intel gemeinsam initierte technologische Revolution subtile Veränderungen auf dem PCIe Retimer-Markt bewirken.

Als NVIDIA mit einer strategischen Beteiligung von 5 Milliarden US-Dollar an Intel eintritt und die NVLink-Technologie öffnet, hat der langjährige Herausforderer des PCIe-Standards endlich den Schlüssel zum Umstürzen der Branchenlandschaft gefunden. Die Entscheidung von Intel, als Begründer des PCIe-Protokolls, sich der NVLink-Technologie zuzuwenden, verstärkt diesen Einfluss und hat das Potenzial, die technologischen Lager zu durchbrechen.

Zunächst trifft der Effekt der technologischen Überlegenheit von NVLink direkt auf den PCIe Retimer-Markt zu. Es ist bekannt, dass die fünfte Generation der NVLink-Technologie eine Gesamtbandbreite von 1,8 TB/s erreicht hat, was mehr als 14 Mal höher ist als die von PCIe Gen5. Mit ihrer Chip-Level-Integration hat es die Signalübertragungsverluste auf ein Minimum reduziert. Dieser Vorteil hebt direkt den Nutzen des PCIe Retimer-Chips auf. Beispielsweise kann in der NVIDIA GB200 NVL72 Rack-System 576 GPU's über NVLink eine Gesamtbandbreite von über 1 PB/s erreichen, ohne dass irgendein Signalverstärkungs-Chip für eine stabile Verbindung benötigt wird. Im Gegensatz dazu benötigt ein traditioneller 8-GPU-KI-Server 8