Alle haben die Vermittlungsschicht im Visier.

In den letzten Jahren taucht der Begriff "Interposer" immer häufiger in der Öffentlichkeit auf. Der Interposer ist dafür zuständig, Kernchips wie GPU und Speicher zu tragen und die Interkonnektivität herzustellen. Ursprünglich war er eher unbemerkt. Doch heute richten sowohl Materialunternehmen, Gerätehersteller als auch Giganten wie TSMC und NVIDIA ihre Aufmerksamkeit auf den Interposer.

Einerseits gibt es die JOINT3-Allianz, die von Resonac angeführt wird und 27 globale Material-, Geräte- und EDA-Giganten vereint und sich auf panelbasierte organische Interposer konzentriert. Andererseits gibt es die Mode der SiC-Interposer, die von NVIDIA ausgelöst wurde. Taiwanesische Hersteller setzen verstärkt ein, um die Grenzen von Leistungskonsum und Wärmeableitung zu überschreiten. Diese beiden Entwicklungen spiegeln die Tatsache wider, dass der Interposer von einem "Hintergrunddarsteller" zum Mittelpunkt des Wettbewerbs in der gesamten Branchenkette geworden ist.

Was ist ein Interposer?

In den letzten Jahren hat sich mit der Verlangsamung des Moore'schen Gesetzes die Schwierigkeit und der Kostenaufwand für die weitere Miniaturisierung einzelner Chips stetig erhöht. Daher wendet die Branche sich zunehmend der heterogenen Integration zu: Logikchips, Speicherchips, I/O-Module und sogar Analogchips werden zu einem System-in-Package (SiP) kombiniert. Um die zuverlässige Interkonnektivität dieser "Chiplets" zu gewährleisten, benötigt man eine Plattform mit extrem hoher Verdrahtungsdichte und elektrischen Eigenschaften – genau hier liegt der Wert des Interposers.

Der Interposer ist eine Zwischenschichtstruktur zwischen Chip (Logik/Speicher) und Substrat. In der fortschrittlichen Verkapselung spielt er die Rolle einer "Brücke" – er verbindet die Logikchips (CPU, GPU, AI-Akeleratoren) eng mit den Speicherchips (HBM) und ist für die hochdichte Interkonnektivität, die Stromversorgung und die Signalübertragung verantwortlich.

Kurz gesagt, er ist wie ein "Lasttragendes Stockwerk + Schaltungsknoten", der es ermöglicht, mehrere Chips wie Bausteine effizient zu integrieren, um höhere Bandbreite, geringere Latenz und höhere Rechenleistung zu erzielen.

Das obige Bild ist eine schematische Darstellung einer typischen 2,5D-Verkapselung mit einem Silizium-Interposer. Der Silicon Interposer in der Abbildung stellt die hochdichte Interkonnektivität zwischen den Chips (A1, A2) her. (Bild: Semiwiki)

Derzeit gibt es hauptsächlich zwei Arten von Interposer in der Massenproduktion: Silizium-Interposer (Silicon Interposer, auch anorganischer Interposer genannt) und organische Interposer (Organic Interposer), auch RDL (Redistribution Layer) genannt.

Der Silizium-Interposer ist etwas älter. Um die Mitte der 2000er bis Anfang der 2010er Jahre führte TSMC erstmals das CoWoS (Chip-on-Wafer-on-Substrate)-Verfahren ein und brachte es in die Massenproduktion. Mit Hilfe des Silizium-Interposers + TSV (Siliziumdurchkontaktierung) wurde die Hochleistungsinterkonnektivität zwischen GPU und HBM erreicht. 2012 kam der Virtex-7 FPGA, der von TSMC für Xilinx hergestellt wurde, auf den Markt und wurde das erste Produkt in der Branche, das den Silizium-Interposer in großem Maßstab einsetzte. Dies legte auch die Grundlage für die Position des Silizium-Interposers in der Verkapselung von Hochleistungsrechnern.

Ab Mitte der 2010er Jahre begann die Branche mit der Entwicklung von Fan-Out-Verkapselungen (z. B. InFO, FOPLP) zu untersuchen, ob organische Materialien als RDL zur Ersetzung des Siliziums eingesetzt werden können. Dies liegt vor allem an drei Gründen: Die Herstellungskosten des Silizium-Interposers sind hoch und die Ausbeute ist begrenzt. Die Fläche der AI/HPC-Chips wird immer größer, was zu hohen Verlusten beim Schneiden der Siliziumwafer führt. Der Markt benötigt kostengünstigere Lösungen für die Massenproduktion.

Daher rückt der organische Interposer immer stärker in den Fokus der Branche. Seine Vorteile liegen in einem relativ einfachen Herstellungsprozess, geringen Material- und Gerätekosten. Die Gesamtproduktionskosten sind deutlich niedriger als bei Silizium-Interposern. Der Nachteil besteht jedoch darin, dass die Feinheit der Verdrahtung begrenzt ist, die Leiterbahnbreite und -abstände größer sind und es schwierig ist, eine extrem hohe Interkonnektivitätsdichte zu erreichen.

Deshalb beginnt die Branche, nach Interposer-Lösungen mit anderen Materialien zu suchen.

JOINT3: 27 Giganten richten ihr Augenmerk auf panelbasierte organische Interposer

Am 3. September 2025 gab Resonac auf seiner Homepage bekannt, die JOINT3-Allianz mit 27 Mitgliedern gegründet zu haben, um die nächste Generation von Halbleiterverkapselungen zu entwickeln. Diese 27 Mitglieder decken fast die gesamte Branchenkette der Halbleiterverkapselung ab: von Applied Materials, Lam, TEL über Synopsys, Canon, Ushio bis hin zu 3M, AGC, Furukawa Electric und anderen.

Die beteiligten Unternehmen der JOINT3 (Quelle: Resonac)

Die Allianz wird im Shimodate-Werk (Süd-Yuki) in Yuki, Ibaraki-Präfektur, Japan, das "Advanced Panel-Level Interposer Center (APLIC)" als Hauptzentrum für dieses Projekt errichten. Das APLIC soll 2026 in Betrieb gehen und sich auf die Entwicklung von panelbasierten organischen Interposer mit einer Größe von 515×510 mm konzentrieren.

Warum richten sie ihr Augenmerk auf organische Interposer? Der Hauptgrund liegt in den Grenzen des Silizium-Interposers: Traditionell werden rechteckige Interposer aus 300-mm-Wafern geschnitten. Mit zunehmender Größe des Interposers nimmt der geometrische Verlust beim "Schneiden von Kreisen in Quadrate" rapide zu, die Anzahl der schneidbaren Einheiten pro Fläche sinkt, der Verschnitt an den Ecken und die Anzahl der Schrittbelichtungen steigen → die Kosten pro gut hergestelltem Produkt steigen. Der Vorteil des organischen Interposers besteht darin, dass die panelbasierte Produktion die Kapazitätsauslastung deutlich verbessern und die Kosten senken kann.

Zum Vergleich: Die Fläche eines 300-mm-Wafers beträgt etwa 70.685 mm². Das Ziel der JOINT3-Panel liegt bei 515 × 510 mm ≈ 262.650 mm². Die Fläche eines einzelnen Panels ist etwa 3,7-mal so groß wie die eines 300-mm-Wafers. Dies bedeutet, dass bei gleicher Defektdichte die "effektive Musterfläche" des Panels deutlich größer ist und es besser für große Interposer geeignet ist.

(Quelle: Resonac)

Der Markttrend ist ein weiterer Anreiz. Mit dem starken Anstieg der Nachfrage nach 2,5D/3D-Verkapselungen wird das Stapeln von AI/HPC-Chips und HBM zum Standard. Dies erfordert Interposer mit größeren Flächen und höherer Interkonnektivitätsdichte.

Als Anführer der JOINT3-Allianz wird Resonac die Schwerpunkte der Forschung und Entwicklung festlegen, den Betrieb der Prototypenproduktionslinie verwalten und den Gesamtfortschritt des Projekts vorantreiben. Resonac wird auch die Entwicklung von optimierten Materialien für panelbasierte organische Interposer durch gemeinsame Innovationen mit den beteiligten Unternehmen vorantreiben.

Takahashi Hidehito, CEO von Resonac, sagte direkt: "JOINT3 vereint Weltklasseunternehmen aus verschiedenen Bereichen. Durch die Integration der komplementären Stärken der Unternehmen können wir gemeinsam Herausforderungen in Bereichen bewältigen, die bisher unerreichbar waren." Diese Aussage gibt zwei Schlüsselsignale preis: 1) Branchenkooperation: Einzelne Unternehmen können die Grenzen kaum alleine überschreiten. Es muss eine Allianz aufgebaut werden, um "Faktstandards" zu etablieren. 2) Strategisches Ziel: Japan möchte in der fortschrittlichen Verkapselung, dem "zweiten Schlachtfeld der Post-Moore-Zeit", wieder die Führung übernehmen.

Von JOINT (2019) über JOINT2 (2021) bis hin zur US-JOINT (2023) für nordamerikanische Kunden und jetzt JOINT3 (2025) versucht Resonac, eine grenzüberschreitende und branchenübergreifende "gemeinsame Forschungsplattform" für fortschrittliche Verkapselungen aufzubauen:

JOINT 1. Generation: Konzentration auf Verkapselungsmaterialien. Einladung japanischer Geräte- und Materialhersteller, um die Machbarkeit von organischen Trägern, Neuverdrahtungsschichten und Harzsystemen zu testen.

JOINT2: Hinzunahme von mehr ausländischen Unternehmen und Erweiterung des Testbereichs auf Prozess- und Designaspekte.

US-JOINT: Ausrichtung auf den US-Markt und Betonung der Zusammenarbeit mit Anwendern (EDA-, Designunternehmen).

JOINT3: Erstmaliges Zielsetzung auf panelbasierte organische Interposer und Einrichtung eines speziellen Forschung- und Produktionszentrums (APLIC), damit die Mitglieder der Allianz gemeinsam an der gleichen Produktionslinie und unter gleichen Standards fehlertolerant arbeiten können.

Dies lässt an TSMCs CoWoS/SoIC denken – aber im Gegensatz dazu verfolgt TSMC eine vertikale Strategie, die von der Fabrikation angetrieben wird, während JOINT3 eine horizontale Strategie verfolgt, die von der Allianz angetrieben wird. Diese beiden Modelle werden in Zukunft ein interessantes Gegenüber bilden.

SiC-Interposer: Eine neue Richtung?

Während Japan sich mit der Förderung von organischen Interposern beschäftigt, wird die taiwanesische Lieferkette wegen der Mode der Siliziumcarbid-Interposer heiß. Die Quelle der Industrierechte ist NVIDIA's nächste Generation Rubin GPU.

Laut einigen Quellen wird Rubin derzeit die Möglichkeit prüfen, das Substrat für die Interkonnektivität zwischen GPU und HBM von einem traditionellen Silizium-Interposer auf einen SiC-Interposer umzustellen. Obwohl dies bisher nicht offiziell bestätigt wurde, ist diese Richtung bereits ein heiß diskutiertes Thema in der Branche.

Was sind die Gründe dafür? Es gibt hauptsächlich drei Gründe:

Die Grenzen des Leistungskonsums werden erreicht: Die geplanten Leistungskonsummengen zukünftiger Hochleistungs-Chips könnten 1000 V überschreiten. Im Vergleich dazu beträgt die Schnelllade-Spannung von Tesla nur 350 V. Eine so extreme Stromstärke stellt eine beispiellose Herausforderung für die Belastbarkeit des Interposers dar.

Die Wärmeableitung ist begrenzt: Die Wärmeleitfähigkeit von Silizium ist begrenzt und kann die Wärmemanagementanforderungen bei einer solchen extremen Stromstärke kaum erfüllen. Die Wärmeleitfähigkeit von SiC ist sogar höher als die von Kupfer und kann die hohe Wärmebelastung während des Betriebs der Chips deutlich reduzieren.

Die Architektur erfordert es: Rubin wird weiterhin auf die NVLink-Technologie angewiesen sein, was eine möglichst enge Kopplung zwischen GPU und HBM erfordert, um maximale Bandbreite und minimale Latenz zu erreichen. SiC ist aufgrund seiner ausgezeichneten Isolations- und Wärmeleiteigenschaften fast die einzige Lösung.

Allerdings unterscheidet sich das hier verwendete Siliziumcarbid von den Substraten, die in Leistungshalbleitern für Kraftfahrzeuge häufig verwendet werden. Es muss hochisolierendes einkristallines Siliziumcarbid sein, was auch neue Herstellungsschwierigkeiten mit sich bringt:

Schwieriges Schneiden: Siliziumcarbid hat eine Härte, die nahe an der von Diamanten liegt. Beim Schneiden mit herkömmlichen Methoden treten leicht Wellenmuster auf. Das japanische Unternehmen DISCO entwickelt derzeit eine spezielle Laserschneidmaschine.

Begrenzte Herstellung von großen Wafern: Um mit der Siliziumtechnologie kompatibel zu sein, müssen die Wafer einen Durchmesser von mindestens 12 Zoll haben. Die meisten chinesischen Hersteller befinden sich jedoch noch in der Phase von 6/8-Zoll-Wafern, und die Massenproduktionskapazität ist begrenzt.

Deshalb ist die allgemeine Meinung in der Branche, dass Rubin's erste Generation von Produkten weiterhin Silizium-Interposer verwenden wird, aber spätestens übernächstes Jahr werden Siliziumcarbid-Interposer in die fortschrittlichen Verkapselungen einfließen.

Dies bedeutet zwei wichtige Trends: Erstens die Interdisziplinarität von Materialien. Siliziumcarbid hat das Potenzial, von der Anwendung in Leistungshalbleitern für Kraftfahrzeuge auf die Spitze der AI/HPC-Chips zu steigen. Zweitens die Differenzierung der Branche. Wenn die von TSMC geführte Forschungsallianz die Probleme bei der Herstellung von großen Wafern und der Technologie zuerst lösen kann, könnte dies zu einer Generationsebene zwischen den taiwanesischen und chinesischen Herstellern führen.

Der Wettlauf zwischen drei Arten von Interposer

Wenn man die fortschrittliche Verkapselung als ein Staffelrennen ansieht, ist der Interposer der entscheidende "Stabübergabe". Die Wahl des Materials bestimmt das Gleichgewicht zwischen Leistung, Kosten und Massenproduktion.

Silizium-Interposer

Vorteile: Ein etabliertes Herstellungsprozess und ein klarer technologischer Weg. Der Silizium-Interposer ist bereits die Standardlösung für 2,5D/3D-Verkapselungen wie TSMCs CoWoS und Intels EMIB. Es gibt umfangreiche Erfahrungen in der Sub-10-µm-Interkonnektivität und der Mehrschicht-TSV-Technologie.

Nachteile: Mit zunehmender Fläche der GPU+HBM-Verkapselungen wird das Problem des "geometrischen Verlusts" von Siliziumwafern immer deutlicher, was zu einer geringeren Kapazitätsauslastung und einem starken Anstieg der Kosten führt. Gleichzeitig ist die Wärmeleitfähigkeit von Silizium begrenzt, was ein Engpass für hochleistungsfähige AI-Chips darstellt.

Organische Interposer

Vorteile: Die panelbasierte Produktion (PLP) kann die Kapazitäts