1,4 nm, vorzeitig starten, TSMC hat es in sich!

Laut taiwanesischen Medienberichten hat TSMC beschlossen, mit dem Bau einer Fabrik für die fortschrittliche 1,4-Nanometer-Prozessierung in der Central Taiwan Science Park (CTSP) früher als geplant zu beginnen. Die Verwaltung der CTSP gab gestern (27.) bekannt, dass die öffentlichen Wasser- und Bodenschutzprojekte für die Erweiterung des zweiten Abschnitts des Parks bis Ende September abgeschlossen sein werden. Aus der Lieferkette ist zu erfahren, dass der Neubau der TSMC-Fabrik in der CTSP voraussichtlich im Oktober starten wird. Die geschätzte Gesamtinvestition beläuft sich auf 1,2 Billionen (233,8 Milliarden Yuan) bis 1,5 Billionen Neuwahre (350,8 Milliarden Yuan).

Derzeit ist bekannt, dass einschließlich Bauunternehmen, Zementherstellern und Anlagenbauern bereits nacheinander benachrichtigt wurden. Das Bauvorhaben für die fortschrittliche Prozessierung von TSMC in der CTSP wird in Kürze ausgeschrieben und anschließend vergeben. Die Vorbereitungen laufen bereits auf Hochtouren.

Bei der Vorstellung der Produktionsstandorte auf einem früheren Technologieforum von TSMC wurde bekannt, dass der Hauptstandort für die 1,4-Nanometer-Prozessierung die Fabrik F25 in Taichung auf dem ehemaligen Xingnong-Sportplatz sein wird. Es sind vier Fabrikgebäude geplant, wobei das erste Gebäude voraussichtlich Ende 2027 für die risikobehaftete Testproduktion fertiggestellt werden soll und die Massenproduktion im zweiten Halbjahr 2028 beginnen soll. Die geschätzte Jahresumsatz des neuen Werks könnte über 500 Milliarden Yuan (116,9 Milliarden Yuan) betragen.

Die Lieferkette hat weiter angegeben, dass die beiden Fabrikgebäude der ersten Phase in der CTSP, die 2028 in Betrieb gehen sollen, die 1,4-Nanometer-Prozessierung nutzen werden. Bei den beiden Fabrikgebäuden der zweiten Phase ist nicht ausgeschlossen, dass auf die A10 (1 Nanometer)-Prozessierung übergegangen wird. Andererseits hat TSMC bei der Entwicklung der 1,4-Nanometer-Prozessierung einen wichtigen Durchbruch erzielt und die Lieferanten bereits angewiesen, die benötigten Geräte für die 1,4-Nanometer-Prozessierung vorzubereiten. Es ist geplant, diese Geräte in der zweiten Fabrik in Baoshan, Hsinchu, für die Testproduktion zu installieren.

Es ist bekannt, dass von den vier Fabrikgebäuden in der Fabrik 20 in Baoshan, die ursprünglich für die 2-Nanometer-Prozessierung geplant waren, zwei Gebäude für die 1,4-Nanometer-Prozessierung und die Forschung und Entwicklung umgebaut werden sollen, das dritte Gebäude für die 1-Nanometer-Prozessierung und die Forschung und Entwicklung und das vierte Gebäude möglicherweise für die 0,7-Nanometer-Prozessierung und die Forschung und Entwicklung. In der CTSP sind ebenfalls vier Fabrikgebäude vorgesehen, wobei die ersten beiden Gebäude für die 1,4-Nanometer-Prozessierung und die zweiten beiden Gebäude möglicherweise für die 1-Nanometer-Prozessierung eingesetzt werden. Darüber hinaus plant TSMC, ein neues Fabrikgelände für die 1-Nanometer-Prozessierung in der Nanshalun-Industriezone zu errichten. Angesichts der Fläche von 500 Hektar wird geschätzt, dass bis zu 10 Waferfabriken gebaut werden können.

Daraus geht hervor, dass dieser Marktführer in der Waferfertigung bei der Entwicklung fortschrittlicher Prozesstechnologien weit vorne liegt.

1,4 nm – Immer einen Schritt voraus

Bei der Nordamerikanischen Technologiekonferenz im April dieses Jahres hat TSMC erstmals seine nächste Generation der fortschrittlichen Logikprozesstechnologie A14 vorgestellt.

Nach Angaben von TSMC basiert der A14-Prozess auf der zweiten Generation der Nanosheet-Gate-All-Around-Transistoren (Nanosheet Gate-All-Accepted Transistor) und einem neuen Standardzellenaufbau. Im Vergleich zum N2-Prozess, der später in diesem Jahr in die Massenproduktion gehen soll, wird der A14-Prozess bei gleicher Leistung eine Geschwindigkeitssteigerung von bis zu 15 % oder bei gleicher Geschwindigkeit eine Leistungsreduzierung von bis zu 30 % ermöglichen. Gleichzeitig wird die logische Dichte um mehr als 20 % erhöht. TSMC hat erklärt, dass es aufgrund seiner Erfahrungen bei der Entwurfs- und Technologiekooptimierung von Nanosheet-Transistoren seine TSMC NanoFlex-Standardzellenarchitektur zu NanoFlex Pro upgradet, um höhere Leistung, Energieeffizienz und Designflexibilität zu erreichen.

Kevin Zhang, Senior Vice President für Geschäftsentwicklung und globale Vertrieb sowie stellvertretender Chief Operating Officer von TSMC, sagte: „A14 ist unsere nächste Generation der fortschrittlichen Siliziumtechnologie für einen gesamten Knotenpunkt.“ „Betrachtet man die Geschwindigkeit, so ist sie im Vergleich zum N2 um 15 % höher, die Leistung um 30 % niedriger, und die logische Dichte ist 1,23-mal so hoch wie die Gesamtchipdichte oder mindestens 1,2-mal so hoch wie bei gemischten Designs. Das ist also eine sehr, sehr wichtige Technologie.“

Wie aus Berichten hervorgeht, unterscheidet sich der A14-Prozess von A16 (sowie N2 und N2P) dadurch, dass er kein Super-Power-Rail (SPR) und kein Rückseiten-Versorgungsnetzwerk (BSPDN) hat. Dies ermöglicht es der Technologie, auf Anwendungen abzustellen, die keine praktischen Vorteile aus dem BSPDN ziehen können – aber dies erfordert zusätzliche Kosten. Viele Client-, Edge- und professionelle Anwendungen können die zusätzliche Leistung, die geringere Leistungskonsum und die höhere Transistordichte der zweiten Generation der GAA-Nanosheet-Transistoren von TSMC nutzen, benötigen aber kein dichtes Stromversorgungsnetzwerk. Ein herkömmliches Vorderseiten-Versorgungsnetzwerk genügt hier. Natürlich ist TSMC sich auch der Bedürfnisse seiner Kunden für Hochleistungs-Client- und Datencenteranwendungen bewusst und wird 2029 eine Version von A14 mit Rückseitenversorgung anbieten. TSMC hat noch keinen offiziellen Namen festgelegt, aber aufgrund der herkömmlichen Benennungskonventionen von TSMC kann man mit gutem Grund erwarten, dass es A14P heißen könnte. In Zukunft sind nach 2029 eine Version mit maximaler Leistung (A14X) und eine kostengünstigere Version (A14C) geplant.

Wie bereits erwähnt, ist NanoFlex Pro ein Schlüsselmerkmal des A14-Prozesses. Diese Architektur ermöglicht es Chipdesignern, die Transistorkonfiguration zu optimieren und so die beste Leistung, Energieeffizienz und Fläche (Power, Performance, Area, PPA) für eine bestimmte Anwendung oder Arbeitslast zu erreichen. Die nicht-Pro-Version FinFlex erlaubt es Entwicklern, verschiedene Einheiten (Hochleistung, Niedrigleistung, Flächenwirkungsgrad) in einem Block zu kombinieren und so die Leistung, den Energieverbrauch und die Fläche zu optimieren.

TSMC hat jedoch noch nicht die Unterschiede zwischen NanoFlex und NanoFlex Pro veröffentlicht. Es ist noch unklar, ob die neue Version eine feinere Steuerung von Einheiten oder sogar Transistoren ermöglicht oder ob es verbesserte Algorithmen und Softwarefunktionen gibt, um ein schnelleres Design und eine Optimierung der Transistoren zu erreichen. Kevin Zhang hat erklärt, dass dies eigentlich eine Design-Technology-Co-Optimierung (DTCO)-Technologie ist, die es Designern ermöglicht, Produkte auf sehr flexible Weise zu entwerfen und so die besten Leistungseigenschaften zu erzielen.

Nach dem ursprünglichen Plan soll TSMC 2028 mit der Produktion von Chips auf Basis der A14-Prozessstechnologie beginnen, ohne jedoch anzugeben, ob dies im ersten oder zweiten Halbjahr des Jahres erfolgen wird. Angesichts der Tatsache, dass die Massenproduktion von A16 und N2P im zweiten Halbjahr 2026 (d. h. Ende 2026) beginnen soll und die Chips 2026 auf den Markt kommen sollen, vermuten wir, dass das Ziel für die Produktion von A14 das erste Halbjahr 2028 ist – um den Bedürfnissen der Kundenanwendungen, die im zweiten Halbjahr erscheinen, gerecht zu werden.

Nachdem TSMC nun früher als geplant mit dem Bau beginnt, könnte sich möglicherweise auch der gesamte Zeitplan vorziehen.

Nach 2 Nanometer kaum Konkurrenten

Der Grund, warum TSMC früher als geplant in die Forschung und Entwicklung fortschrittlicher Prozesse investiert, hängt eng mit seiner erfolgreichen 2-Nanometer-Prozessierung zusammen. Frühere Berichte haben gezeigt, dass TSMC seit dem 1. April Bestellungen für seine nächste Generation der Technologie angenommen hat, mit dem Ziel, bis Jahresende eine monatliche Produktion von 50.000 Wafern zu erreichen.

Laut einem Bericht von Digitimes, der auf Informationen aus der Lieferkette beruht, hat die Halbleiter-Lieferkette bestätigt, dass die 2-Nanometer-Prozessierung von TSMC wie geplant im vierten Quartal 2025 in die Massenproduktion gehen wird. Der Auftragspreis beträgt bis zu 30.000 US-Dollar, undnoch immer konkurrieren die großen Chipunternehmen um die Kapazität. Bis Jahresende werden Apple, AMD, Qualcomm, MediaTek, Broadcom und Intel bereits in die Massenproduktion oder in die Zusammenarbeit einbezogen.

Für 2026 wird erwartet, dass die Produktionskapazität dieser sechs Kunden sprunghaft ansteigen wird. 2027 werden neben NVIDIA auch über zehn weitere große Unternehmen wie Annapurna von Amazon und Google in die Massenproduktion einbezogen.

Deshalb hat TSMC die geplante monatliche Produktionskapazität der Fabriken in Baoshan (Fab20) und Kaohsiung (Fab22) erhöht. Zusammen mit der vollen Auslastung der 4/3-Nanometer-Kapazität bis Ende 2026 wird dies TSMC helfen, externe Herausforderungen wie Zölle, Wechselkursschwankungen und hohe Kosten zu bewältigen. Es wird erwartet, dass die Gewinne in den Jahren 2025 und 2026 über den Erwartungen liegen werden.

Vertreter aus der Lieferkette haben erklärt, dass obwohl der Markt zunächst glaubte, dass Konkurrenten wie Samsung Electronics und das japanische Rapidus in der Lage wären, Aufträge von TSMC zu stehlen, TSMC von diesen Ängsten nicht beeinträchtigt wurde und seinen Plan zur Weiterentwicklung der Prozessierung fortsetzt. Die weltweit beobachtete 2-Nanometer-Prozessierung wird im vierten Quartal in die Massenproduktion gehen. Gemäß dem Plan von TSMC sind die Fabriken F20 in Baoshan, Hsinchu, und F22 in Kaohsiung wichtige Standorte für die 2-Nanometer-Prozessierung. Beide wurden 2022 begonnen und gehen 2025 nacheinander in Betrieb.

Bis Ende 2025 wird die monatliche Produktionskapazität für die 2-Nanometer-Prozessierung in Baoshan und Kaohsiung insgesamt etwa 45.000 bis 50.000 Wafer betragen. Im Jahr 2026 wird die monatliche Kapazität über 100.000 Wafer liegen. Wenn man die vorzeitige Massenproduktion der Fabrik P2 in Arizona in den USA hinzufügt, wird die Kapazität 2028 auf etwa 200.000 Wafer steigen. Darüber hinaus ist die Fabrik P3 in den USA geplant, die hauptsächlich auf die 2-Nanometer-Prozessierung ausgelegt ist.

Digitimes hat festgestellt, dass 2027 neben dem Marktführer für AI-GPU NVIDIA auch über zehn weitere große Unternehmen wie Annapurna von Amazon, Google, Marvell und Bitmain in die Massenproduktion einbezogen werden. Apple bleibt der wichtigste Kunde, und Qualcomm, AMD und Intel werden ebenfalls ihre Bestellungen erhöhen. Es wird berichtet, dass Apple der größte Kunde dieser Waferherstellung ist und fast die Hälfte der Anfangskapazität erhalten hat. Der Großteil der Lieferungen wird möglicherweise für die A20- und A20 Pro-Chipsätze in der iPhone 18-Serie verwendet werden.

Als Konkurrent von TSMC liegt die Ausbeute von Intels 18A-Knotenpunkt zwar noch hinter der 2-Nanometer-Prozessierung von TSMC, hat jedoch die von Samsung übertroffen und wird voraussichtlich Ende dieses Jahres in die Massenproduktion gehen. Laut einer Analyse von Keybanc Capital Markets hat die Ausbeute des 18A-Prozesses von Intel derzeit 55 % erreicht, was eine Verbesserung gegenüber den 50 % im vergangenen Quartal darstellt. Im Vergleich dazu liegt die Ausbeute des SF2-Prozesses von Samsung bei etwa 40 %. Die Ausbeute von TSMCs 2-Nanometer-Prozessierung beträgt 65 %.

Samsung hat in seinen eigenen Geschäftsberichten erwähnt, dass die 2-Nanometer-Prozessierung für die Halbleiter-Waferfertigung im zweiten Halbjahr in die Massenproduktion gehen wird. Die 2-Nanometer-Chips von Samsung werden nur in eigenen Mobiltelefonen verwendet, während die 2-Nanometer-Prozessierung von TSMC von großen Unternehmen wie Apple, MediaTek, Qualcomm und AMD genutzt wird. Die Anwendungsbereiche umfassen Mobiltelefonchips und Computer-Central Processing Units (CPU).

Kürzlich hat das japanische Rapidus bekannt gegeben, dass es die 2-Nanometer-Prozessierung erfolgreich getestet hat. Dennoch besteht immer noch ein großer Unterschied zwischen der Kapazität und dem Geschäftsmodell von Rapidus und denen der drei großen Halbleiterunternehmen TSMC, Samsung und Intel.

Mit anderen Worten, das Ergebnis des Wettlaufs um die 2-Nanometer-Prozessierung scheint bereits entschieden zu sein. Die Branche ist der Ansicht, dass TSMC seine Produktion den vielfältigen Bedürfnissen seiner Kunden anpasst. Da TSMC über 500 Kunden hat und über 10.000 verschiedene Produkte herstellt, kann es die Forschung und die Einführung der 2-Nanometer-Prozessierung in die Massenproduktion aufgrund der Skaleneffekte finanzieren. TSMC liegt in Bezug auf die Ausbeute, die Kundenstruktur, die Massenproduktionskapazität und die Marktanteile weit vor seinen Konkurrenten und wird seine führende Position bei der fortschrittlichen Prozessierung beibehalten.

In dieser Situation kann man sagen, dass TSMC klar im Vorteil ist.

Abschluss

TSMC hat auf seiner offiziellen Website erklärt, dass es weiterhin stark in die Forschung und Entwicklung investieren wird, um seine technologische Führungsrolle zu halten. Während die Forschung und Entwicklung der fortschrittlichen CMOS-Logikknotenpunkte A16 und A14 voranschreitet, wird das explorative Forschungs- und Entwicklungsarbeitsschwerpunkt auf die Knotenpunkte nach A14 sowie auf 3D-Transistoren, neue Speichertechnologien und Interkonnektivitäten mit niedrigem Durchlasswiderstand (R) konzentriert. Diese Arbeit soll die Grundlage für die Entwicklung zukünftiger innovativer Technologieplattformen legen.

Zur gleichen Zeit entwickelt das 3DFabric-Forschungszentrum für fortschrittliche Verkapselung von TSMC Innovationen in der Subsystemintegration, um die fortschrittlichen CMOS-Logikanwendungen weiter zu verbessern.

TSMC betont, dass es weiterhin auf neue spezielle Technologien wie RF (Radio Frequency) und 3D-Smartsensoren für 5G- und intelligente Internet der Dinge (IoT)-Anwendungen achtet. Die Forschung von TSMC kon