Der entscheidende Kampf um die Hybridbondung

In der Speichertechnologie ist die Bonding-Methode seit jeher ein zentrales Anliegen für mehrere Hersteller. Mit der Entwicklung fortschrittlicher Verkapselungstechnologien, insbesondere bei der stetigen Steigerung der Stapelschichten und der engeren Verschaltung von 3D-NAND und High-Bandwidth-Memory (HBM), werden die Präzision, Dichte und Ausbeute der Bonding-Technologie wie nie zuvor gefordert. Vor diesem Hintergrund entwickelt sich die "Hybrid-Bonding"-Technologie rasch von einer Labortechnik hin zu einer Massenproduktionstechnologie und wird zum neuen Pfeiler in der Herstellung von Speicherchips.

Die herkömmlichen Verfahren wie Thermokompressionsbonding oder Micro-Bump-Verbindungen haben zwar in gewissem Maße die Prozessanforderungen der letzten zehn Jahre erfüllt, sind jedoch in Bezug auf Nanometerabstände, Signalintegrität, Leistungssteuerung und Verschaltungsdichte zunehmend an ihre Grenzen gestoßen. Insbesondere im Bereich des HBM besteht mit der Einführung von HBM3E und sogar HBM4 ein dringender Bedarf an hochgeschwindigen, energieeffizienten vertikalen Verbindungen für Hunderte bis Tausende von TSV-Kanälen, und hier kommt die Hybrid-Bonding-Technologie zu ihrer vollen Entfaltung.

Die Hybrid-Bonding-Technologie ermöglicht die gleichzeitige Verbindung von Metall mit Metall und Oxid mit Oxid über atomar glatte Kontaktflächen. Dadurch werden die Größenbeschränkungen und parasitären Effekte der herkömmlichen Bump-Strukturen beseitigt, was kürzere Signalübertragungswege, geringeren Stromverbrauch und höhere Datenraten ermöglicht. In 3D-NAND-Speichern kann die Hybrid-Bonding-Technologie möglicherweise Teile von Strukturen wie "Through-Cell-Array-Through-oxide" (TCAT) oder "CMOS-under-Array" ersetzen und neue Wege für die stabile Herstellung von Speichern mit höheren Stapelschichten (z. B. über 300 Schichten) eröffnen.

Branchenführer wie Micron, SK Hynix und Samsung haben bereits die Hybrid-Bonding-Technologie in ihre HBM4- und nächste Generation CUBE-Architekturen integriert. Es ist absehbar, dass die Hybrid-Bonding-Technologie nicht nur ein Prozessinnovation ist, sondern auch der Schlüssel für zukünftige Speicher- und Hochleistungsrechnerverbindungen wird, und ihre strategische Bedeutung wird immer deutlicher.

Der aggressiv vorgehende Samsung

Samsung ist zweifellos einer der Speicherhersteller, die am enthusiastischsten an der Hybrid-Bonding-Technologie interessiert sind.

Schon im Juni des vergangenen Jahres berichtete The Elec, dass Samsung zwar bis zu seiner 12-Schichten-HBM-Stapelung Thermokompressionsbonding verwendet hatte, aber festgestellt habe, dass die Hybrid-Bonding-Technologie für die Herstellung von 16-Schichten-HBM unbedingt erforderlich sei.

Berichten zufolge hat Samsung bis zu seiner 12-Schichten-HBM-Stapelung die Thermokompressionsbonding-Technologie eingesetzt. Jetzt legt Samsung jedoch mehr Wert auf die Fähigkeit der Hybrid-Bonding-Technologie, die Höhe zu reduzieren, was für die 16-Schichten-HBM von entscheidender Bedeutung ist. Durch die weitere Verringerung des Abstands zwischen den Chips kann Samsung 17 Chips (ein Basischip und 16 Kernchips) in einer Größe von 775 Mikrometern unterbringen.

Der Bericht besagt, dass Samsung im Rahmen seiner zukünftigen HBM-Roadmap plant, im Jahr 2025 Proben seiner HBM4 herzustellen, die hauptsächlich 16-Schichten-Stapelungen aufweisen, und die Massenproduktion im Jahr 2026 zu starten. Im April 2024 hat Samsung außerdem mit der Hybrid-Bonding-Ausrüstung seiner Tochtergesellschaft Semes eine 16-Schichten-HBM-Probe hergestellt und angegeben, dass diese Probe einwandfrei funktioniere.

Im Juli dieses Jahres kündigte Samsung an, die Hybrid-Bonding-Technologie spätestens ab der 16-Schichten-Stapelung von HBM4E (7. Generation High-Bandwidth-Memory) einzusetzen. Derzeit befindet sich die Technologie noch in der Probenprüfungsphase, und ihre kommerzielle Aussichten und die Investitionskosten werden als Schlüsselfaktoren für die Massenproduktion angesehen.

Kim Dae-woo, Geschäftsführer von Samsung Electronics, stellte auf der "Semiconductor Development Technology Seminar 2025" am 22. Juli die Roadmap für die Verkapselungstechnologie für die nächste Generation von Halbleitern vor. Gemäß der an diesem Tag veröffentlichten Technologie-Roadmap plant Samsung, die Hybrid-Bonding-Technologie spätestens ab HBM4E (7. Generation) einzuführen. Zu diesem Zweck bietet Samsung seinen Kunden 16-Schichten-HBM-Proben auf Basis der Hybrid-Bonding-Technologie an und führt Evaluierungstests durch.

Kim Dae-woo sagte: "Selbst bei 16-Schichten-HBM ist das Problem der Wärmeentwicklung sehr schwierig zu kontrollieren. Deshalb beginnen wir von dieser Stufe an, die Hybrid-Bonding-Technologie zu testen." Er fügte hinzu: "Ob die Hybrid-Bonding-Technologie bei HBM4E tatsächlich kommerzialisiert werden kann, hängt von der Marktannehmbarkeit und den Investitionskosten ab."

Darüber hinaus bereitet Samsung sich auf das Wachstum des Marktes für maßgeschneiderte HBM (Custom HBM) vor. Derzeit suchen mehrere globale Technologiekonzerne wie Google, NVIDIA und AMD nach maßgeschneiderten HBM-Produkten für ihre AI-Chips.

Kim Dae-woo gab an: "Wir haben bereits zahlreiche Anfragen zu maßgeschneiderten HBM erhalten und bereiten uns darauf vor, maßgeschneiderte HBM mit Samsung-spezifischen Funktionen wie der Integration von Rechenfunktionen in den Basissiliziumchip zu entwickeln."

Außer für HBM hat Samsung auch im Februar dieses Jahres ein Patentlizenzabkommen mit Yangtze Memory Technologies Co., Ltd. (YMTC) unterzeichnet und die Lizenz für die Hybrid-Bonding-Technologie von YMTC für seine nächste Generation von NAND-Produkten erhalten.

Laut einer Meldung von ZDNet umfasst das Lizenzabkommen Patente für die Hybrid-Bonding-Technologie in 3D-NAND und bezieht sich speziell auf die 10. Generation V10-NAND-Produkte, die Samsung im zweiten Halbjahr 2025 in die Massenproduktion bringen will. Diese Partnerschaft ist von großer Bedeutung, da YMTC das erste Unternehmen war, das die Hybrid-Bonding-Technologie in die 3D-NAND-Technologie integrierte und in diesem Bereich ein starkes Patentportfolio aufgebaut hat.

Das V10-NAND wird voraussichtlich über 420 bis 430 Schichten aufweisen und zahlreiche innovative Funktionen einführen. Einer der erwarteten Fortschritte ist die Wafer-to-Wafer (W2W) Hybrid-Bonding-Technologie. Diese Methode verbindet ganze Wafer anstatt einzelner Chips und verspricht verbesserte Leistung, bessere Wärmeableitung und höhere Produktivität - eine entscheidende Vorteil, wenn die Anzahl der NAND-Stapelschichten über 400 Schichten steigt.

Bisher hat Samsung den Chip-on-Package (COP)-Prozess eingesetzt. Mit der zunehmenden Komplexität der NAND-Stapelung wird jedoch der Druck auf die Peripheriekreise immer größer. Um dieses Problem zu lösen, hat Samsung beschlossen, im V10-NAND den Hybrid-Bonding-Prozess einzusetzen, um eine höhere Effizienz und Zuverlässigkeit bei der Mehrschicht-Verkapselung zu gewährleisten.

Samsungs Entscheidung, ein Lizenzabkommen mit YMTC zu unterzeichnen, wird als Strategie angesehen, um zukünftige Risiken zu reduzieren und die technologische Entwicklung zu beschleunigen. Es ist derzeit noch unklar, ob Samsung auch mit Xperi oder anderen ausländischen Unternehmen, die konkurrierende Hybrid-Bonding-Patente besitzen, Patentverhandlungen geführt hat. Branchenmitglieder vermuten, dass Samsungs Beteiligung an der Entwicklung der nächsten Generation von NAND (einschließlich V10, V11 und V12) unweigerlich die Zusammenarbeit mit YMTCs Patentportfolio erfordern wird, und dass diese Lizenzabkommen für die Pläne des Unternehmens von entscheidender Bedeutung sind.

Nach Ansicht von Samsung wird die Hybrid-Bonding-Technologie sowohl in DRAM als auch in NAND in Zukunft unverzichtbar sein.

Der nicht nachgebende SK Hynix

Im Vergleich zu Samsung zeigt SK Hynix, das derzeit im Bereich des HBM etwas vorne liegt, auch ein sehr positives Interesse an der Hybrid-Bonding-Technologie.

Im Juni des vergangenen Jahres gab SK Hynix bekannt, dass es im Jahr 2026 mit der Massenproduktion von 16-Schichten-HBM4-Memory beginnen und die Hybrid-Bonding-Technologie einsetzen werde, um mehr DRAM-Schichten zu stapeln.

Kim Kyu-wook, Leiter des Teams für fortschrittliche HBM-Technologien bei SK Hynix, erklärte, dass sein Team derzeit an der Hybrid-Bonding- und MR-MUF-Technologie für HBM4 arbeite, aber die Ausbeute noch nicht hoch sei. Wenn die Kunden Produkte mit mehr als 20 Schichten benötigten, müsse möglicherweise ein neuer Prozess eingesetzt werden, da es ansonsten an der Dicke grenzen würde. Er äußerte sich optimistisch, dass die Hybrid-Bonding-Technologie es ermöglichen würde, mehr als 20 Schichten bei einer Dicke von nicht mehr als 775 Mikrometern zu stapeln.

Im April dieses Jahres betonte Lee Kang-seok, Vizepräsident und Leiter der Abteilung für Verkapselungsentwicklung bei SK Hynix, dass das Unternehmen die Hybrid-Bonding-Technologie ab der HBM4E-Generation einführen werde, die 20-Schichten-Stapelungen von DRAM-Chips aufweisen würde.

Er sagte, dass SK Hynix in der 6. Generation HBM (d. h. HBM4, maximal 16-Schichten-Stapelung) die MR-MUF-Technologie eingesetzt habe, die die DRAM-Schichten über Micro-Bumps verbindet und die Zwischenräume mit flüssigem Material füllt.

Ab der 20-Schichten-Stapelung werde die Hybrid-Bonding-Technologie "unverzichtbar" werden, so Lee Kang-seok. Die Hybrid-Bonding-Technologie verbindet die Halbleiterschichten durch direkten Kontakt von Kupfer mit Kupfer und macht die Verwendung von Micro-Bumps überflüssig, was eine dünnere Chipgestaltung ermöglicht. Es wird erwartet, dass diese neue Bonding-Methode in Bezug auf Leistung und Energieeffizienz größere Vorteile bringen wird.

Außer für HBM plant SK Hynix auch die Verwendung der Hybrid-Bonding-Technologie in NAND. Laut einer früheren Meldung in einer südkoreanischen Zeitung entwickelt SK Hynix derzeit einen 400-Schichten-NAND-Flash-Speicher und hat sich das Ziel gesetzt, die Massenproduktion bis Ende 2025 zu starten.

Der Bericht zitierte eine Person mit Kenntnissen der Angelegenheit und sagte, dass SK Hynix derzeit mit seinen Lieferkettenpartnern zusammenarbeitet, um die Prozesstechnologien und Ausrüstungen für 400-Schichten-NAND und höher zu entwickeln. Da das Unternehmen die Hybrid-Bonding-Technologie einsetzen will, um diesen Durchbruch zu erzielen, wird erwartet, dass viele Anbieter von Verkapselungsmaterialien und Bauteilen in die neue Lieferkette aufgenommen werden.

Der Bericht stellte fest, dass SK Hynix an neuen Materialien für die Bonding-Technologie und an verschiedenen Technologien für die Verbindung unterschiedlicher Wafer arbeite, einschließlich Polieren, Ätzen, Abscheiden und Verdrahten. Das Unternehmen hat sich das Ziel gesetzt, bis Ende des nächsten Jahres die Technologie und die Infrastruktur fertigzustellen und erwartet, dass die Massenproduktion von 400-Schichten-NAND im ersten Halbjahr 2026 beginnen wird.

Das stille Micron

Im Vergleich zu SK Hynix und Samsung hat Micron bisher wenig über die Hybrid-Bonding-Technologie gesagt. Obwohl Micron bereits im Februar 2022 ein neues Mehrjahresabkommen mit Xperi unterzeichnet und die Hybrid-Bonding-IP von dessen Tochtergesellschaft Adeia für die Verbesserung seiner nächste Generation von Speichereinrichtungen erworben hat, hat Micron bislang keine konkreten Zeitpläne für die Massenproduktion von Hybrid-Bonding in HBM und NAND bekannt gegeben.

Es ist jedoch erwähnenswert, dass Micron schneller als die anderen beiden Hersteller mit der Massenproduktion von HBM4 begonnen hat. Im Juni dieses Jahres kündigte Micron an, dass es bereits mit der Lieferung von Proben seines nächsten Generation von HBM4-Memory an seine wichtigsten Kunden begonnen habe. Dieses neue Speicherbauteil für die nächste Generation von AI- und HPC-Prozessoren hat eine Kapazität von 36 GB und eine Bandbreite von bis zu 2 TB/s.

Die ersten Proben von Microns HBM4 sind 12-Schichten-Stapelungen mit einer Speicherkapazität von 36 GB, einem 2048-Bit-Schnittstellenbreite und einer Datenübertragungsrate von etwa 7,85 GT/s. Diese Proben basieren auf 24-GB-DRAM-Einheiten, die mit der 1β (1-beta)-DRAM-Prozesstechnologie des Unternehmens hergestellt wurden, sowie auf einem logischen Basissiliziumchip, der von TSMC mit seiner 12FFC+ (2-nm-Klasse) oder N5 (5-nm-Klasse)-Logikprozesstechnologie hergestellt wurde.

Das aktuelle HBM3E-Memory von Micron bietet ebenfalls eine Kapazität von bis zu 36 GB, verwendet jedoch eine 1024-Bit-Schnittstelle und eine Datenübertragungsrate von bis zu 9,2 GT/s, was eine Spitzenbandbreite von bis zu 1,2 TB/s ermöglicht. Dennoch bietet das neue HBM4-Memory von Micron eine um mehr als 60 % höhere Bandbreite und eine um bis zu 20 % höhere Energieeffizienz. Darüber hinaus verfügt das Micron HBM4-Memory über eine integrierte Speichertestfunktion, die es den Partnern erleichtert, den Integrationsprozess zu vereinfachen.

Micron ist der erste DRAM-Hersteller in der Branche, der offiziell mit der Lieferung von HBM4-Memory-Modulen an seine Partner begonnen hat. Es wird jedoch erwartet, dass andere Hersteller wie Samsung und SK Hynix bald folgen werden. Micron und andere Speicherhersteller planen, im Jahr 2026 die Massenproduktion von HBM4 zu starten, wenn auch die führenden AI-Prozessorhersteller mit der Massenproduktion ihrer nächsten Generation von Prozessoren beginnen werden.

Für Micron scheint es, dass es weiterhin auf die Optimierung seiner bestehenden Technologien konzentriert ist und möglicherweise einer der letzten Speicherhersteller sein wird, der die Hybrid-Bonding-Technologie einsetzt.

Die eifrigen Ausrüstungshersteller

Tatsächlich sind diejenigen, die am meisten an der Hybrid-Bonding-Technologie interessiert sind, nicht die oben genannten drei Speicherhersteller, sondern die Ausrüstungshersteller, die sich schon lange darauf freuen, in dieses Gebiet einzusteigen.

Derzeit sind die führenden Unternehmen auf dem Gebiet der Halbleiter-Hybrid-Bonding-Ausrüstung das niederländische BE Semiconductor Industries NV (Besi) und das amerikanische Applied Materials.

BESI ist ein wichtiger Spieler auf dem globalen Markt für Verkapselungsausrüstung und hat frühzeitig das Potenzial der Hybrid-Bonding-Technologie in den Bereichen High-End-Verkapselung, HBM-Stapelung und 3D-NAND erkannt. Seit 2019 arbeitet BESI mit Instituten wie Imec und TSMC an der Entwicklung von Hybrid-Bonding-Ausrüstung und ist somit einer der ersten Hersteller, der sich in diesem Bereich engagiert hat.

Es ist bekannt, dass das Hybrid-Bonding-System von BESI auf hohe Präzision bei der Ausrichtung, Wafer-Ebenheitskontrolle und Qualität der Bonding-Oberfläche setzt und besonders für die Wafer-to-Wafer (W2W)-Stapelung von 300-mm-Wafern geeignet ist. Seine Kerntechnologien umfassen die sub-mikrometergenaue Ausrichtung und die Steuerung des Niedertemperatur-Bonding-Prozess