RISC-V – Aufbruch in die Hochleistungsrechnung

„Wenn man die zukünftige Entwicklung chinesischer CPUs betrachtet, wird RISC-V fast zur unverzichtbaren Wahl für eine Befehlssatzarchitektur, die die drei Merkmale Eigenständigkeit, Kontrollierbarkeit und Prosperität gleichzeitig aufweist.“ So beurteilte Dai Weimin, Gründer, Vorsitzender und CEO von VeriSilicon sowie Vorsitzender des Shanghai Open Processor Industry Innovation Center, die Bedeutung der Entwicklung von RISC-V-Produkten auf der kürzlich in der Shanghai Zhangjiang Science Hall stattgefundenen Globalen RISC-V-Spitze 2025.

Angesichts der Innovation in der KI-Anwendung und Algorithmen hat RISC-V als eine Open-Source-Befehlssatzarchitektur in den letzten Jahren Entwicklungschancen erhalten. In Bezug auf den am meisten beobachteten Fortschritt bei der Anwendungsumsetzung bricht RISC-V nicht nur kontinuierlich durch die kommerziellen Schwierigkeiten, sondern seine Anwendungsbereiche erweitern sich auch von der massenhaften Anwendung in AIoT-Endgeräten allmählich auf das strategisch wichtigere Hochleistungsrechnen.

Bei dieser Spitze waren mehrere Branchenmitarbeiter der Halbleiterindustrie der Meinung, dass die Offenheit und Erweiterbarkeit der RISC-V-Befehlssätze es in Zukunft besser für die KI-Rechenanforderungen geeignet machen.

Vorstoß in die Hochleistungsrechnung: RISC-V hat bereits eine grundlegende Ökosystembasis

Laut einer Prognose in einem Bericht der SHD Group wird die Marktdurchdringung von RISC-V-basierten SoC-Chips von 2024 bis 2031 von 5,9 % auf 25,7 % steigen. Bis 2031 werden die RISC-V-Verkaufszahlen über 20 Milliarden Einheiten erreichen, und es wird erwartet, dass sie in folgenden sechs Märkten einen erheblichen Anteil einnehmen werden: Konsumelektronik (39 %), Computer (33 %), Automobilindustrie (31 %), Datencenter (28 %), Industrie (27 %) und Netzwerkkommunikation (26 %). Die Gesamtverkaufszahlen werden über 20 Milliarden Einheiten betragen.

Es wird berichtet, dass RISC-V erstmals 2019 in China in die kommerzielle Anfangsphase eintrat, und die AloT-Chips wurden zur ersten Massenproduktionsbrücke für RISC-V.

„Die Eigenschaften des RISC-V-reduzierten Befehlssatzes, der skalierbaren Architektur und der hohen Konfigurierbarkeit machen es von Natur aus geeignet für eingebettete und Steuerungschips mit begrenzten Ressourcen.“ So sagte Hu Zhenbo, Gründer von Nuclei System Technology, in seiner Rede auf der Globalen RISC-V-Spitze 2025.

Unter den chinesischen A-Aktienunternehmen wie GigaDevice, ZKLD, Espressif Systems und anderen haben diese Hersteller zwischen 2019 und 2020 erstmals RISC-V-basierte Chip-Produkte vorgestellt. Unternehmen wie VeriSilicon, Beijing JZ, Allwinner Technology und Guoxin Technology setzen derzeit auch Projekte zur Massenproduktion von IP oder Chip-Produkten auf Basis des RISC-V-Befehlssatzes voran, aber die Anwendung in KI-Szenarien muss noch in einem größeren Maßstab durchbrechen.

Bei den Start-up-Unternehmen gehören die chinesischen RISC-V-Chipunternehmen wie Zhongke WuXi, Shiqing Technology, Zhongke WuXin, StarFive Technology, RiseKernel und Nuclei System Technology alle zu diesem Bereich. Sie konzentrieren sich auf IP oder AIoT-Produkte und wurden um 2019 gegründet.

Hu Zhenbo beurteilt, dass die Erweiterung von RISC-V auf Hochleistungsanwendungen bereits eine grundlegende Ökosystembasis hat.

Es wird berichtet, dass sich die RISC-V-Community seit 2021 auf die Entwicklung von Mittel- und Hochleistungs-, energieeffizienten allgemeinen Prozessoren konzentriert und allmählich mit ARM Cortex-A53/A55 konkurriert. RISC-V-Kerne mit MMU, die die Ausführung des Linux-Systems unterstützen, wurden zu einem Schlüsselpunkt für die Hersteller, mit dem Ziel, in Steuerungsszenarien in der Industrieautomation, Mensch-Maschine-Schnittstelle und intelligenten Gateways einzudringen.

Um 2022 haben mehrere Hersteller nacheinander vergleichbare IPs vorgestellt, was RISC-V auf den Weg zu einem System mit mehreren Aufgaben und hoher Komplexität gebracht hat. Mit der stetigen Verbesserung des Software-Stacks und der Erhöhung der Unterstützung für Toolchains, RTOS/Linux hat RISC-V den Übergang von der „eingebetteten Steuerung“ zu einem „allgemeinen Rechenkern“ ununterbrochen vorangetrieben.

Im Jahr 2024, als die KI-Inferenzrechenleistung auf Edge- und Endgeräte verlagert wurde, wurde die Rolle von RISC-V als Steuerungs- und Scheduling-Kern in KI-Chips weiter verstärkt.

„Bis 2025 wird RISC-V in den drei Kernbereichen KI-Rechenleistung, Automobil-Elektronik und Hochleistungs-Allgemeinverarbeitung wesentliche Durchbrüche erzielen, und die RISC-V-CPU-IP wird sich auch auf Szenarien mit höherer Leistung ausdehnen.“ Aus Hu Zhenbos Sicht liegt der Grund darin, dass die Hardware- und Softwareebenen weiter reifen.

Auf der Hardwareebene haben die Hochleistungs-RISC-V-CPU-IPs mit Out-of-Order-Dreifach-, Vierfach- und Sechsfachausführung ein gewisses Niveau an Stabilität und Reife erreicht.

Auf der Ebene der Softwareökosysteme markiert das Architektur-Spezifikationssystem, wie das RVA23 Profile, einen neuen Schritt in der Standardisierung von RISC-V auf 64-Bit-Allgemeinrechnungsplattformen. Insbesondere die Fähigkeit zur Unterstützung von Betriebssystemen, Virtualisierung und Anwendungsumgebungen wird stetig verbessert, was die Grundlage für die Ausführung von Systemen wie Linux und Android schafft.

Laut einer Statistik einer unabhängigen Agentur belief sich der Gesamtmarkt von RISC-V-basierten SoCs 2023 auf etwa 6,1 Milliarden US-Dollar und wird voraussichtlich 2030 auf 92 Milliarden US-Dollar steigen. Dabei werden die KI-Beschleunigerchips der Anteil mit dem höchsten Anteil aller RISC-V-SOCs sein. Es wird erwartet, dass der Gesamtmarkt 2030 auf 42 Milliarden US-Dollar steigen wird, was einem CAGR von 49,2 % entspricht und ein wichtiger Bestandteil der Wachstumserwartungen von RISC-V ist.

Mehrkernige Heterogenität: RISC-V könnte die Rechenleistung erheblich steigern

Das vorteilhafteste Merkmal von RISC-V in Hochleistungsrechnungsszenarien wie KI besteht darin, dass es als Steuerungskern fungieren oder die allgemeine parallele Rechenleistung nutzen kann, um die Rechenleistung zu verbessern.

Die Entwicklung von Hochleistungsrechnungs-Chips auf Basis von RISC-V ist bereits das Konsens aller Hersteller mit unterschiedlicher Rechenleistung.

Hu Zhenbo von Nuclei System Technology sagte: Für KI-Chips ist die Anforderung an einen hochparallelen Vector Core fast unverzichtbar. Gleichzeitig haben die KI-Chip-Architekturen hohe Anforderungen an die Anpassbarkeit und die Stromverbrauchskontrolle. Die Skalierbarkeit, Offenheit und der geringe Stromverbrauch von RISC-V entsprechen genau den Anforderungen von KI-Szenarien.

„Immer mehr KI-Chip-Hersteller wählen RISC-V anstelle der traditionellen ARM-Kerne der Klasse M/A, um eine Struktur mit mehrkerniger Heterogenität und programmierbarer Steuerung zu bilden. Die auf RISC-V basierte Vector Processor Unit (VPU) kann GPU, NPU und anderen Beschleunigern eine bessere allgemeine Leistung bieten.“ So sagte Hu Zhenbo.

Als Beispiel dient NVIDIA, das bereits 2016 die Steuerungseinheit auf Basis der RISC-V-Befehlssatzarchitektur anstelle des ursprünglichen Falcon-Prozessors eingesetzt hat und diese als Steuerungskern für die GPU verwendet.

Auf der Globalen RISC-V-Spitze 2025 gab Frans Sijstermans, Vizepräsident der Hardwareentwicklung bei NVIDIA, bekannt, dass NVIDIA aktiv daran arbeitet, CUDA auf die RISC-V-Architektur zu portieren. Bisher war CUDA nur auf x86- und ARM-Architekturen verfügbar.

Laut dem von Frans Sijstermans vorgestellten Technologieplan von NVIDIA NVLink Fusion wird die RISC-V-CPU, GPU, Netzwerkchips und die NVLink-Interkonnektionstechnologie integriert, um eine vollständige Datencenter-Architektur zu bilden. Dabei unterstützt NVLink Fusion nicht nur den Ersatz der traditionellen x86/Arm-Architektur durch eine RISC-V-CPU, sondern ermöglicht auch die nahtlose Integration von Beschleunigern (wie Blackwell, Grace CPU) und benutzerdefinierten Chips durch eine flexible modulare Gestaltung.

Der Port von NVIDIAs CUDA-Toolchain auf RISC-V bedeutet, dass Entwickler frei die CPU-Architektur für Datencentren auswählen können, was die breite Anwendung von RISC-V in der Hochleistungsrechnung auf der Ebene der Ökosysteme vorantreiben wird.

Das führende Chipunternehmen im Bereich RISC-V, Tenstorrent, hat seinen Blackhole KI-Chip als Rechenmatrix mit 16 großen RISC-V-Kernen und 752 kleinen RISC-V-Kernen entworfen. Die 16 großen Kerne werden für die allgemeine Rechnung verwendet, während die 752 kleinen Kerne die Rechnung beschleunigen. Berichtet wird, dass die Leistung dieses neuen Produkts bis zu 745 TOPS erreicht und die gesamte KI-Leistung und Skalierbarkeit besser als die des NVIDIA A100-Produkts sind.

Ein Verantwortlicher von SOPHGO, einem chinesischen Anbieter von kundenspezifischer Rechenleistung, sagte auf der Globalen RISC-V-Spitze 2025, dass das Unternehmen 2023 den ersten 64-Kern-Hochleistungs-RISC-V-CPU SG2042 auf dem Markt veröffentlichte, was die Kommerzialisierung eines Hochleistungs-Prozessors auf RISC-V-Basis ermöglichte. Das Unternehmen hat auch seine selbst entwickelten TPU, Beschleunigungskarten oder andere Produkte mit der Basis des RISC-V-Hochleistungs-Servers kompatibel gemacht, um einen integrierten Server zu entwickeln, der auf bestimmte Anwendungsbereiche abzielt und einen geschlossenen Zyklus bildet. Bei dem zweiten Hochleistungs-RISC-V-Prozessor SG2044 hat SOPHGO die Technologien wie TPU von der bisherigen heterogenen Integration außerhalb des Chips in den Chip verlagert, was eine weitere Verbesserung der Produktleistung ermöglicht.

Darüber hinaus bestätigen technologische Durchbrüche im Bereich RISC-V wie der High-Performance-Processor-Kern-IP Xiangshan und der Server-Chip Xuantie C930 die Machbarkeit von RISC-V in der Hochleistungsrechnung.

Es ist bekannt, dass das Xuantie-Team auf der Globalen RISC-V-Spitze 2025 den Vector-Engine Xuantie TITAN mit großer Bitbreite vorgestellt hat, der eine skalierbare Vektorlänge von 512 - 4096 Bit unterstützt und die parallele Beschleunigung auf Befehlsebene ermöglichen kann. Xuantie hat auch einen neuen Tensor-Recheneinheit TPE (Tensor Processing Engine) entwickelt, der eine Architektur ist, die besser für KI geeignet ist. Die Ausführungsrate der GEMM-Rechnung wird auf 96,8 % verbessert, was für die Echtzeit-Trainingsszenarien von großen Modellen geeignet ist.

Die Ausbreitung der RISC-V-Anwendung ist noch mit Herausforderungen verbunden

„Die Anwendungen von RISC-V haben bereits viele Schlüsselszenarien im eingebetteten Bereich erreicht, aber die gesamte Basis ist noch nicht stark genug, und die Entwicklungstruktur zeichnet sich durch 'ausreichend für Spezialanwendungen, aber unzureichend für allgemeine Anwendungen' aus.“ Laut Hu Zhenbo ist RISC-V in Spezialanwendungen wie in Kommunikations-, Wi-Fi- und SSD-Chips mit geschlossener und kundenspezifischer Architektur weit verbreitet. Die meisten dieser Anwendungen sind Steuerungsszenarien, die nicht vom Benutzer wahrgenommen werden können, und sie lassen sich leicht umsetzen, haben eine kurze Zykluszeit und eine hohe Anpassbarkeit. Die Umsetzung in allgemeinen Anwendungen ist jedoch noch schwach.

„Die Verbesserung der Softwareökosysteme ist eine notwendige Bedingung für die Produktisierung von RISC-V-Hochleistungs-Servern.“ Ein Verantwortlicher von SOPHGO sagte auf der Globalen RISC-V-Spitze 2025, dass die Herausforderungen bei der Softwareökosystementwicklung für die Produktisierung von RISC-V-Produkten folgende Punkte umfassen: In Bezug auf die Ökosysteme gibt es unzureichende Unterstützung für Debugging- und Trace-Tools. Chinesische CPU-IP-Hersteller unterstützen die RISC-V-Debugging-Spezifikationen nicht gut, und ausländische Debugger-Hersteller haben nur begrenzte Unterstützung für chinesische IPs. Auf der Ebene des Betriebssystems verläuft der Prozess der Integration der Treiber von SoC-Herstellern in die Hauptlinie langsam, was dazu führt, dass die Distributionen ihre eigenen Kernel pflegen müssen, was die Kompatibilitätskosten erhöht. In Bezug auf die Leistungsschranken erreicht die Leistung der CPU-Kerne noch nicht das Niveau von X86- und ARM-Hauptstream-Servern, und die Optimierungsfähigkeit des Compilers muss verbessert werden.

Bao Yungang, Generalsekretär der China Open Instruction Ecosystem (RISC-V) Alliance und Chefwissenschaftler des Beijing Open Source Chip Research Institute, sagte in seinem Keynote-Speech auf der Globalen RISC-V-Spitze 2025, dass es dringend notwendig ist, durch Leitprojekte das Vertrauen in die Branche aufzubauen. Gleichzeitig gibt es einen Mangel an Fachkräften auf allen Ebenen wie Chip-Design, -Validierung, -Lösung und -Technikunterstützung.

Meng Jianyi, CEO von Zhihe Computing, sagte auch, dass die Branche mehr Produkte mit guter Allgemeingültigkeit braucht. Leitprodukte können die Explosion des Ökosystems ankurbeln. Erst wenn das Ökosystem vollständig etabliert ist, kann es zu einer besseren Innovation kommen, um einen geschlossenen Zyklus für die Massenproduktion von Produkten zu bilden. „Deshalb sollten wir die Entwicklung von RISC-V möglicherweise über einen Zeitraum von 10 Jahren betrachten.“

Dieser Artikel stammt aus dem WeChat-Account „Kechuangban Daily“. Autor: Guo Hui. Veröffentlicht von 36Kr mit Genehmigung.