Hangzhou Team gewinnt mehrere Hundert Millionen Yuan an Finanzierungen, um die Monopolstellung internationaler Großkonzerne bei der fortschrittlichen Chipverkapselung zu brechen | Exclusive von 36Kr

Schrift | Lin Qingqing

Redaktion | Yuan Silai

36Kr hat erfahren, dass kürzlich das Zweitphasenprojekt des Anbieters von Wafer-Level-Fan-Out-Advanced-Packaging und Chiplet-Integration-Lösungen, "Jingtong Technology", eine Finanzierung im Wert von Hunderten von Millionen Yuan erhalten hat. Diese Runde der Finanzierung wurde gemeinsam von Lihe Capital, Daan Fund, Anji Industrial Fund und Chenglong Group investiert. Die Mittel werden hauptsächlich für die Erweiterung der Verpackungsproduktionslinie in der zweiten Phase der Produktionsbasis, für die Forschung und Entwicklung sowie für die Markteinschätzung verwendet. Dumu Capital bleibt weiterhin der exklusive Finanzberater.

"Jingtong Technology" ist ein Anbieter von Chiplet-Lösungen, der sich auf die Wafer-Level-Fan-Out-Advanced-Packaging-Technologie konzentriert. Durch die eigenentwickelten Lösungen "FOSIP High-Density Wafer-Level Fan-Out" und "Chiplet Integration Small Chip System Integration" wird mit der "MST Fobic"-Technologie eine hochdichte Verbindung mit Sub-Mikrometer-Leitungsbreite und ein dreidimensionaler Stapelschluss mehrerer Chips erreicht. Es dient hauptsächlich der Chipverpackung in Bereichen wie Hochleistungsrechnen, Mobilgeräten und automatisiertem Fahren und trägt zur Entstehung der heimischen Künstlichen-Intelligenz-Industrie bei.

Der globale Markt für fortschrittliche Halbleiterverpackungen wächst derzeit rasant. Daten von Yole zeigen, dass der Markt für Fan-Out-Verpackungen im Jahr 2023 einen Volumen von 2,738 Milliarden US-Dollar erreichte und bis 2028 mit einer durchschnittlichen jährlichen Wachstumsrate von 12,5 % auf 3,8 Milliarden US-Dollar ansteigen wird. Dabei wächst der Segmentmarkt für Ultra-High-Density-Fan-Out-Verpackungen am schnellsten (durchschnittliche jährliche Wachstumsrate von 30 %). Der globale Chiplet-Markt wird sich von 3,1 Milliarden US-Dollar im Jahr 2023 auf 107 Milliarden US-Dollar im Jahr 2033 erweitern, was einer durchschnittlichen jährlichen Wachstumsrate von etwa 42,5 % entspricht. Der Marktantrieb kommt von der Nachfrage nach Hochleistungs-Chips in der 5G-Kommunikation, bei KI-Chips und im automatisierten Fahren. Die herkömmlichen Verpackungstechnologien können die Anforderungen an die hochdichte Integration von Chips mit einem Prozess von 14 Nanometern und darunter nicht erfüllen.

Jiang Zhenlei, Generaldirektor von "Jingtong Technology", hat darauf hingewiesen: "Derzeit kontrollieren internationale Großkonzerne wie TSMC und Samsung mehr als 90 % des Marktes für Ultra-High-Density-Fan-Out-Verpackungen und Small-Chip-Integrationsverpackungen. Das Festland liegt in der gesamten Prozess- und Produktionsfähigkeit noch hinter."

Basierend auf diesem Hintergrund hat "Jingtong Technology" den Markt durch die eigenentwickelten Technologien "FOSIP Wafer-Level Fan-Out" und "Chiplet Integration Small Chip System Integration" erschlossen. Die fortschrittliche Verpackungstechnologie des FOSIP Wafer-Level Fan-Out ist auf die Lösungen internationaler Spitzen-FO-Unternehmen ausgerichtet und kann dreidimensionale Stapelungen realisieren. Die interne Verbindungsdichte kann bis zu einer Leitungsbreite von 2 - 5 Mikrometern erreichen. Die interne Verbindungsdichte der Small-Chip-Integrationstechnologie mit eingebetteten Siliziumbrücken von Jingtong kann unter 0,5 Mikrometer liegen. Jingtong hat bisher Lösungen und technische Verifikationen mit Kunden aus verschiedenen Bereichen wie Mobiltelefonen, Medizin, Bildverarbeitung und Edge Computing durchgeführt.

Jiang Zhenlei hat erklärt: "Jingtons 'bridge die + FO'-Technologie, die 'MST Fobic'-Technologie, ersetzt die Interconnect-Mittelschicht durch eine Siliziumbrücke und die ABF-Substratschicht durch eine hochdichte RDL-Redistributionsschicht. Dadurch wird die Verpackungsdicke erheblich reduziert, und die Kosten dieses Lösungsansatzes sind um mindestens 30 % niedriger als die des CoWoS-Ansatzes. Noch wichtiger ist, dass Jingtons Verpackungslösung sowohl die Anforderungen an die Dünnheit von SoC, Prozessoren, Rechenleistungschips und Edge-AI-Servern in Mobiltelefonen, Computern oder Tablets sowie in verschiedenen KI-Endgeräten erfüllt als auch die Anforderungen an die hochdichte interne Verbindung, die hohe Bandbreite und die hohe Kommunikationsgeschwindigkeit von KI-Chips. Dies ist derzeit eine einzigartige technische Fähigkeit in China. Momentan macht Jingtong die letzten Vorbereitungen für die Massenproduktion."

36Kr hat erfahren, dass die monatliche Kapazität der Produktionsbasis von "Jingtong Technology" in Yangzhou derzeit etwa 10.000 Stück für Bumping/WLCSP/EWLB oder 2.000 - 3.000 Stück hoher Qualität für Fosip/Fobic beträgt. Die Kunden decken viele bekannte Unternehmen aus Bereichen wie Mobiltelefonen, GPU und KI-Chips ab.

Technologisch gesehen hat das Unternehmen die Fähigkeit für den gesamten Prozess von Designsimulation, Verarbeitung der Mittelschicht bis hin zur Verpackungsprüfung aufgebaut und verfügt über mehr als 90 Patente, darunter auch das "Chiplet Integration Small Chip System Integration"-Verfahren.

Zurzeit führt "Jingtong Technology" die nationale Verifizierung von Verpackungsausrüstungen und -materialien durch. Das Ziel ist, die monatliche Kapazität durch die Erweiterung der Kapazität in der zweiten Phase schrittweise auf das 8 - 10-fache der gegenwärtigen Kapazität zu erhöhen und gleichzeitig die Massenproduktion der MST Fobic-Technologie zu realisieren.

Jiang Zhenlei ist der Meinung: "In den nächsten drei Jahren wird es eine Explosionsphase für die Chiplet-Technologie geben, insbesondere bei Inference-Chips für große Modelle und Domänencontrollern für automatisiertes Fahren. Die Nachfrage nach Wafer-Level-Verpackungen wird um mehr als 40 % wachsen. Da die Halbleiterprozesse sich der physikalischen Grenze von unter 3 nm nähern, wird der Anteil des fortschrittlichen Verpackens am Wert der Halbleiterindustrie von derzeit 15 % auf über 25 % steigen. Diese Gelegenheit besteht höchstens fünf Jahre."

Die Kernmitglieder des Teams von "Jingtong Technology" kommen von globalen Spitzenunternehmen in der Halbleiterfertigung und -verpackung wie Applied Materials, Apple, Intel und ASE. Der technische Berater Yan Xiaolang ist der Leiter der Mikroelektronikdisziplin an der Zhejiang-Universität. Der stellvertretende Leiter der Forschung und Entwicklung, Wang Xin, hat mehr als zehn Jahre Erfahrung in der Forschung und Entwicklung von High-End-Fan-Out- und Chiplet-Verpackungen in ausländischen Großunternehmen. Der Generaldirektor Jiang Zhenlei hat 16 Jahre Erfahrung im Gründen von Unternehmen in der Verpackungsbranche. Das Produktionsteam kommt hauptsächlich von heimischen Verpackungsgroßunternehmen wie Huatian Technology und Tongfu Microelectronics.

Meinungen der Investoren:

Dai Yunqiu, Partner von Daan Fund, hat gesagt: "Fan-Out-Verpackung ist der Kernmotor für die heterogene Integration und wird die Wertverteilung in der Halbleiterindustrie neu gestalten. Da die InFO (Integrated Fan-Out)-Technologie von TSMC von Giganten wie Apple und NVIDIA übernommen wurde und deren Kapitalausgaben in Richtung fortschrittlicher Verpackungen verschoben werden, steigt der Anteil des Verpackungsschrittes am Wert der Halbleiterindustrie. Die Fan-Out-Verpackung hat sich traditionell auf den High-End-Markt konzentriert (z. B. Smartphone-APU, Server-GPU), aber ihr Potenzial für die Niederstufe ist jetzt sichtbar. Jingtong Technology hat in der Phase des KI-Rechenleistungsexplosions einen entscheidenden Platz eingenommen. Sein Siliziumbrückenansatz hat das Potenzial, in die Lieferkette der chinesischen 'NVIDIA' und 'AMD' einzudringen. Jingtong Technology wird dank seiner eigenständigen und kontrollierbaren Patenttechnologien eine Schlüsselkraft für die heimische Substitution. Es konzentriert sich auf den High-End-Fan-Out-Verpackungs-Segmentmarkt und bildet einen differenzierten Vorteil durch die 'Chiplet + Fan-Out'-Integrationslösung. Wir sind überzeugt, dass Jingtong Technology dank seiner technologischen Durchbrüche in der Fan-Out-Verpackungsbranche in die globale Spitzengruppe einziehen wird."

Tang Yue, Partner von Lihe Capital, hat gesagt: "Da die Entwicklung der Halbleiterprozesse an ihre Grenzen stößt und die USA die Herstellung von Chips mit einem Prozess von über 14 nm in China einschränken, sind fortschrittliche Verpackungstechnologien und die Chiplet-Architektur eine unvermeidliche Entwicklungstrend in der Branche. Die Fan-out-Technologie ist eine der Haupttechnologien im Bereich der fortschrittlichen Verpackungen und bietet auch eine wichtige Plattformbasis für die Chiplet-Integrationslösung. Im Bereich der Chiplet-Verpackung dominieren die CoWoS- und InFO-Technologien von TSMC. Die CoWoS-Technologie dient hauptsächlich Kunden wie NVIDIA, Google, AMD und Amazon. Chinesische Unternehmen sind bei der Lösung von Prozessproblemen durch Chiplet kostensensitiver, und dies ist genau der Bereich, in dem Jingtons fortschrittliche Verpackungstechnologie Vorteile hat. Jingtong Technology war das erste Unternehmen in China, das die Hochdichte-Wafer-Level-Fan-Out (Fan-out)-Verpackung und die Small-Chip-Integrationstechnologie beherrscht. Auf dieser Grundlage bietet es eine ganzhafte Auftragsdienstleistung von Wafer-Level-Fan-Out-Verpackung, Fan-out PoP-Stacking-Verpackung bis hin zur Multi-Chip-Mischverpackung und schließlich zur Chiplet Integration Small Chip Integration. Diese Technologien werden in vielen Bereichen wie Mobiltelefonen, GPU und KI-Chips weit verbreitet eingesetzt und zeigen das starke Entwicklungspotenzial und die breite Marktaussicht des Unternehmens."