FD-SOI, das die 7-nm-Technologie herausfordert – womit eigentlich?

Vor acht Jahren kündigte GlobalFoundries an, die Forschung und Entwicklung des 7-nm-FinFET-Prozesses einzustellen. Acht Jahre später versucht dieser Wafer-Fertigungsbetrieb, über einen anderen technischen Weg wieder in den Wettbewerb um fortschrittliche logische Prozesse einzusteigen.

In einem Interview mit Tom's Hardware erläuterte Sudipto Bose, Vizepräsident des FD-SOI-Geschäftsbereichs von GlobalFoundries, detailliert den neuen FDX-Fusion-Prozess des Unternehmens. Diese Technologie basiert auf FD-SOI (Vollständig erschöpftes Silizium auf Isolator), verwendet fortschrittliche planare Transistoren ohne EUV-Lithografie und zielt darauf ab, den Stromverbrauch und die Leistung auf 7-nm-Niveau zu erreichen, während gleichzeitig eine logische Dichte auf 8-nm-Niveau erreicht wird.

Dies ist kein traditioneller 7-nm-Prozess. Nach den von GlobalFoundries veröffentlichten Daten beträgt die logische Dichte von FDX Fusion 14 Millionen Logikgatter pro Quadratmillimeter, was etwa 56 Millionen Transistoren pro mm² entspricht (berechnet auf der Grundlage von NAND-Gattern mit zwei Eingängen und 4 Transistoren pro Logikgatter).

Der Grund, warum GlobalFoundries es als 7-nm-Klasse positioniert, liegt nicht hauptsächlich in der Transistordichte, sondern im endgültig erreichbaren Stromverbrauch und der Leistung des Chips.

Dies spiegelt auch die Positionierung von GlobalFoundries für FDX Fusion wider: Statt direkt mit der Transistordichte traditioneller fortschrittlicher FinFET-Prozesse zu konkurrieren, soll durch Innovationen bei FD-SOI-Struktur, Materialien und Prozessen eine wettbewerbsfähige Leistung ohne Verwendung von EUV geboten werden, während die Kosten für Chip-Design und Fertigung so weit wie möglich gesenkt werden.

Leistungsgrenzen traditioneller Prozesse durchbrechen

GlobalFoundries hat nicht erst jetzt begonnen, in die FD-SOI-Technologie zu investieren.

Sudipto Bose erklärte, dass das Unternehmen seit fast acht Jahren kontinuierlich in diesem Bereich investiert. Derzeit haben die Plattformen 22FDX und 22FDX+ von GlobalFoundries bereits eine beträchtliche Anzahl von Kunden gewonnen, und die Produkte von mehr als 90 Kunden befinden sich in der Phase der Produktionssteigerung.

Dies ist auch ein wichtiger Grund, warum GlobalFoundries die Entwicklung von FDX Fusion fortsetzt.

Der größte Unterschied zwischen FD-SOI und herkömmlichem FinFET liegt in der Transistorstruktur. Es verwendet eine ultradünne Siliziumschicht und eine vergrabene Oxidschicht (BOX), um eine vollständige Erschöpfung durch Steuerung der Dicke der Siliziumschicht im Kanal zu erreichen. Im Vergleich zu herkömmlichen Volumen-Silizium-Prozessen weist diese Struktur einen niedrigen Stromverbrauch und eine gute Steuerungsfähigkeit der Rückgatter auf.

Dabei ist die adaptive Vorspannung des Körpers (Adaptive Body Bias, ABB) ein wichtiger technischer Vorteil von FD-SOI. Durch Anpassen der Spannung, die auf den Körperbereich des Transistors ausgeübt wird, kann die Schwellenspannung des Transistors verändert werden: Eine positive Vorspannung des Körpers senkt die Schwellenspannung und verbessert die Leistung, während eine negative Vorspannung des Körpers die Schwellenspannung erhöht und den Leckstromverbrauch senkt.

Diese Fähigkeit ermöglicht es dem Chip, eine dynamische Anpassung zwischen Leistung und Stromverbrauch je nach unterschiedlichen Arbeitslasten vorzunehmen.

GlobalFoundries ist der Ansicht, dass das Potenzial von FD-SOI nicht mit dem Prozessknoten von 22 nm endet. FDX Fusion zielt darauf ab, die digitale logische Dichte, die Hochfrequenzleistung und die Speicherintegrationsfähigkeit weiter zu verbessern, während die ursprünglichen technischen Vorteile erhalten bleiben.

Sudipto Bose nannte sogar ein Beispiel: Das aktuelle 22FDX erreicht in einigen Anwendungen zwar nicht die Logikgatterdichte des 16-nm-Prozesses, erreicht aber bereits das 16-nm-Niveau bei Systemindikatoren wie CPU-Frequenz und Leistung pro Watt, teilweise sogar das 12-nm-Niveau.

Auf diese Weise versteht GlobalFoundries den Wettbewerb der Prozessknoten: Die Transistordichte ist zwar wichtig, aber es ist ebenso wichtig, ob der endgültige Chip die Anforderungen des Systems an Leistung, Stromverbrauch und Fläche erfüllen kann.

Kerntechnologien von FDX Fusion

Wie genau verbessert FDX Fusion also die Leistung weiter auf der traditionellen FD-SOI-Struktur?

Zuerst der Transistor selbst.

Sudipto Bose enthüllte, dass GlobalFoundries in Zusammenarbeit mit Soitec und CEA-Leti im Rahmen des FAMES-Projekts verspannte Siliziumsubstrate für FDX Fusion entwickelt.

Da FD-SOI auf spezielle Silizium-auf-Isolator-Wafer angewiesen ist, die von Soitec geliefert werden, untersuchen die drei Parteien, wie sie Verspannungen in diese Substrate einbringen können, um die Mobilität der Ladungsträger zu verbessern und damit die Transistorleistung zu steigern.

Mittlerweile wurde die Machbarkeit dieses Konzepts im Labor nachgewiesen, und die Partner verfeinern den Fertigungsprozess weiter, um sich auf die Massenproduktion vorzubereiten.

Neben den Substratmaterialien optimiert GlobalFoundries auch die Leistung von PFET und NFET in mehreren Punkten.

Sudipto Bose enthüllte, dass die F&E-Investitionen für FDX Fusion grob in zwei Teile unterteilt sind: Etwa 50 % entfallen auf den Transistor selbst, die anderen 50 % auf die Optimierung des Abstands zwischen Kontaktgattern (CPP) und des Abstands zwischen Metallschichten.

Die beiden letzteren stehen in direktem Zusammenhang mit der Dichte von Transistoren und Verbindungsstrukturen. GlobalFoundries verkleinert die relevanten Abmessungen weiter durch fortschrittlichere Musterungstechniken, Lithografieverfahren und Gate-Oxid-Schicht-Engineering.

Auf Seiten des Lithografiepfads verwendet FDX Fusion weiterhin DUV statt EUV. Um die angestrebten Gatter- und Metallabstände zu erreichen, wird für die kritischen Schichten voraussichtlich eine Mehrfachmusterungstechnik erforderlich sein.

GlobalFoundries hat noch keine spezifischen Daten zu CPP und Metallabständen veröffentlicht. Sudipto Bose erklärte, dass dies mit bestimmten technischen geistigen Eigentumsrechten zusammenhängt und das Unternehmen zunächst die Verifizierung der ersten Wafer abschließen möchte, bevor es die Daten schrittweise an die Kunden weitergibt.

Dies zeigt auch, dass FDX Fusion keine einfache Verkleinerung des vorhandenen 22FDX-Prozesses ist, sondern eine systematische Aufrüstung in mehreren Bereichen wie Transistoren, Substraten, Lithografie und Verbindungen erfordert.

Warum kann es als Leistung auf 7-nm-Niveau bezeichnet werden?

Das Bemerkenswerteste an FDX Fusion ist, dass es eine andere Definition zwischen logischer Dichte und Leistung wählt.

GlobalFoundries hat das Ziel von 14 Millionen Logikgattern pro Quadratmillimeter veröffentlicht, was nach der Umrechnung von NAND-Gattern mit zwei Eingängen etwa 56 Millionen Transistoren pro mm² entspricht – ein Niveau, das dem 8-nm-Prozess von Samsung nahekommt.

Warum nennt GlobalFoundries es also nicht direkt 8 nm, sondern positioniert es als 7-nm-Klasse?

Sudipto Bose erklärte, dass die Logikgatterdichte hauptsächlich die physische Größe des Chips bestimmt, aber nicht die tatsächliche Leistung des Chips vollständig widerspiegelt. FDX Fusion verbessert nicht nur die logische Dichte, sondern behält auch die Fähigkeit zur adaptiven Vorspannung des Körpers von FD-SOI bei und optimiert die Standardzellen und Metallverbindungen.

GlobalFoundries hofft, dass der endgültige Chip bei Indikatoren wie TOPS/W die Leistung des traditionellen 7-nm-Prozesses erreicht oder sogar übertrifft.

In Bezug auf Stromverbrauch und Leistung hat das Unternehmen auch relativ klare Ziele angegeben: Basierend auf der aktuellen Generation der FDX-Plattform soll FDX Fusion eine Leistungssteigerung von 30 % und eine Senkung des Stromverbrauchs um 40 % erreichen. Bei Vergleich mit Standardkernen soll mindestens eine Verbesserung von 20 % erzielt werden.

Natürlich sind dies alles derzeitige F&E-Ziele von GlobalFoundries, und die endgültige Leistung hängt noch von der spezifischen Anwendung und dem Chip-Design ab.

Aus dieser Sicht bedeutet die 7-nm-Klassen-Positionierung von FDX Fusion nicht, dass es die gleiche Transistordichte wie das traditionelle 7-nm-FinFET hat, sondern dass es durch eine Kombination verschiedener Technologien eine ähnliche Gesamtleistung erzielt.

Kein Streben nach universellen CPUs

Aus Sicht der Anwendungsrichtung positioniert GlobalFoundries FDX Fusion nicht als Fertigungsplattform für universelle CPUs oder große KI-Rechenchips, sondern möchte seine Stärken im Bereich von Verbindungs-, Hochfrequenz- und Niedrigstromverbrauchschips weiter stärken.

Zuerst die Verbindungs-Chips, einschließlich Anwendungen wie Wi-Fi, Bluetooth, Mobilkommunikation und Satellitenkommunikation. Diese Bereiche waren schon immer ein wichtiger Markt für GlobalFoundries FD-SOI, und FDX Fusion soll durch weitere Verbesserung der Hochfrequenzleistung höhere Anforderungen an die Datenübertragung erfüllen.

Sudipto Bose erwähnte insbesondere den fT/fmax-Indikator von 500 GHz, also die Grenzfrequenz und die maximale Oszillationsfrequenz des Transistors. Diese Fähigkeit ist für Hochfrequenz-Hochfrequenzschaltungen sehr wichtig und ermöglicht es FDX Fusion, auf leistungsstärkere Verbindungsanwendungen ausgerichtet zu sein.

Automotiv-Radar ist ebenfalls einer der Schwerpunktmärkte. GlobalFoundries verfügt derzeit über ein umfangreiches Radar-Geschäft im Automobilbereich, insbesondere bei Anwendungen im Zusammenhang mit 81 GHz. Mit der Leistungssteigerung von FDX Fusion möchte das Unternehmen Kunden dabei unterstützen, das Produktportfolio für Automobil-Radare weiter auszubauen, und gleichzeitig Automobil-MCUs in den Zielmarkt einbeziehen.

Edge-KI ist eine weitere wichtige Ausrichtung.

Sudipto Bose beschreibt die physische KI mit den vier Gliedern Sense, Think, Act und Connect: Wahrnehmen, Denken, Handeln und Verbinden.

Beispielsweise müssen humanoide Roboter und Autos die Umgebung über visuelle Systeme wahrnehmen und dann mit Inferenzchips die Umgebung verstehen und Urteile fällen; Spracherkennungschips müssen Geräusche empfangen, Semantik erkennen und entsprechende Inferenzen durchführen.

Diese Anwendungen erfordern nicht unbedingt die Rechenleistung großer Rechenzentren, stellen aber hohe Anforderungen an Stromverbrauch, Echtzeitantwort und lokale Inferenzfähigkeit. FDX Fusion möchte Prozessunterstützung für diese Edge-Chips für visuelle Verarbeitung, Spracherkennung und Inferenz bereitstellen.

Auf dem Gebiet der Rechenzentren liegt der Fokus von GlobalFoundries ebenfalls nicht auf CPUs, sondern auf Datenverbindungen und Signalverarbeitung.

Genauer gesagt müssen innerhalb von Rechenzentren Umwandlungen zwischen elektrischen und optischen Signalen durch Silizium-Photonik-Technologie abgeschlossen werden. Nachdem die Empfangsseite das optische Signal in ein elektrisches Signal umgewandelt hat, müssen schwache elektrische Signale noch durch Verstärkerschaltungen verarbeitet werden, bevor sie an die Rechenchips übertragen werden.

Derzeit verwendet GlobalFoundries Silizium-Germanium-Prozesse, um solche Verstärkerschaltungen bereitzustellen, und FDX Fusion wird in Zukunft auch eine weitere Prozessoption für Kunden sein.

Sudipto Bose erwähnte insbesondere Anwendungen von 100 Gbps bis 200 Gbps pro Wellenlänge sowie Designs wie TIA (Transimpedanzverstärker) und Taktwiederherstellungsschaltungen.

Dies zeigt, dass GlobalFoundries den Anwendungsbereich von FD-SOI von traditionellen Niedrigstromverbrauchschips weiter auf die Hochgeschwindigkeits-Interkonnektion von Rechenzentren ausweiten möchte.

Keine Verwendung von EUV, Senkung der Kosten

Wenn die Leistung das technische Ziel von FDX Fusion ist, dann sind die Kosten ein weiterer Wettbewerbsvorteil, den GlobalFoundries aufbauen möchte.

Traditionelle fortschrittliche Prozesse der 6-nm- und 7-nm-Klasse erfordern die Verwendung von EUV-Lithografiegeräten, und die damit verbundenen Investitionen in Geräte und die Kosten für Masken sind relativ hoch.

FDX Fusion verwendet DUV-Lithografie und fortschrittliche planare Transistoren ohne EUV-Geräte, was GlobalFoundries die Möglichkeit gibt, eine Prozessplattform mit wettbewerbsfähigeren Kosten anzubieten.

Sudipto Bose erklärte, dass die Maskenkosten von FDX Fusion voraussichtlich deutlich niedriger sein werden als bei Prozessen der 6-nm-Klasse, und Kunden müssen nicht das gleiche Niveau an Tapeout-Kosten tragen.

Dies ist besonders wichtig für Märkte wie Edge-KI und Automobilelektronik, die eine große Anzahl spezialisierter Chips benötigen.

Im Gegensatz zu großen universellen Prozessoren erfordern Edge-Geräte oft spezialisierte Chips, die für unterschiedliche Anwendungen entwickelt werden. Ein einzelner Chip kann nicht alle Anwendungen abdecken, und Kunden müssen möglicherweise separate Chips für verschiedene Produkte entwickeln.

Wenn bei jedem Tapeout Maskenkosten in Höhe von mehreren Millionen Dollar anfallen, ist der wirtschaftliche Druck bei der Entwicklung mehrerer spezialisierter Chips relativ hoch.

GlobalFoundries möchte diese Hürde durch FDX Fusion senken, sodass Kunden mehrere Tapeouts für unterschiedliche Anwendungen durchführen können, ohne die gleichen Designkosten wie bei traditionellen fortschrittlichen Knoten tragen zu müssen.

Die Nichtverwendung von EUV bedeutet jedoch nicht, dass die Herstellungsschwierigkeit von FDX Fusion gering ist.

Sudipto Bose räumte ein, dass dies einer der fortschrittlichsten planaren Transistorprozesse der Welt sein wird, dessen Herstellungskomplexität deutlich höher ist als die der aktuellen 22-nm-FD-SOI-Fertigungslinie und auch höher als der 12-nm-FinFET-Prozess von GlobalFoundries.

Das Unternehmen arbeitet mit Geräteherstellern zusammen, um eine Gerätekombination zu finden, die die Prozessanforderungen erfüllt und eine stabile Ausbeute erreicht.

Bei den Geräteinvestitionen muss FDX Fusion weiterhin neue Geräte einführen, aber GlobalFoundries hofft, vorhandene Geräte im vorderen Bereich der Transistorfertigung so weit wie möglich wiederzuverwenden.

Das Ziel des Unternehmens ist es, die Betriebskosten von FDX Fusion deutlich unter denen traditioneller Prozesse der 7-nm- oder 6-nm-Klasse zu halten. Wie groß der endgültige Kostenvorteil sein wird, muss noch festgelegt werden, nachdem die Wafer-Fab die interne Prozessverifizierung abgeschlossen hat.

Massenproduktion bis 2030 erreichen

Aus Sicht des kommerziellen Fortschritts hat GlobalFoundries einen klaren Zeitplan vorgelegt.

Das Unternehmen plant, Mitte 2027 die erste Version des FDX Fusion PDK (Process Design Kit) bereitzustellen, damit Kunden und das Design-Ökosystem mit dem Chip-Design beginnen können.

Im Jahr 2028 möchte GlobalFoundries die Produktion für erste Kunden starten. Sudipto Bose betonte ausdrücklich, dass es sich hierbei um die Produktion für erste Kunden handelt, nicht um die Massenproduktion.

Für eine hohe Ausbeute und ein sinnvolles Produktionsvolumen hat das Unternehmen das Ziel gesetzt, die Massenproduktion bis 2030 zu erreichen.

Derzeit haben bereits Kunden zugesagt, Chips auf Basis dieser Technologie zu entwickeln, aber GlobalFoundries muss zunächst Produkte liefern, die den Spezifikationen der Kunden entsprechen.

In dem Interview wurden auch Unternehmen