Gehäusesubstrat, erbitterter Wettbewerb

Das Packaging-Substrat, das einst in der Halbleiterindustrie kaum Beachtung fand, wird heute zu einem heiß umkämpften Objekt im Zuge der KI-Welle.

Mit dem stetig steigenden Bedarf an KI-Chips und der Ausweitung der Kapazitäten für fortschrittliches Packaging wird das Angebot an Substraten knapper, und Probleme bei Lieferterminen und Kapazitäten rücken zunehmend in den Fokus der Industriekette. Ein Bericht von Counterpoint Research vom März 2026 prognostiziert, dass durch die KI-Nachfrage und die steigende Komplexität von Hochleistungsprodukten die Angebotslücke in der ABF-Trägerplattenindustrie etwa 20 % erreichen könnte, während neue Kapazitäten erst ab 2027 schrittweise freigesetzt werden.

Die Veränderungen stammen nicht nur aus dem Nachfragewachstum: GPU, ASIC und HBM werden in dasselbe Gehäuse integriert, zwischen den Chips sind dichtere Verbindungen erforderlich, und das Design für Stromversorgung, Signalübertragung und Wärmeableitung innerhalb des Gehäuses wird zudem komplexer. Herkömmliche organische Substrate stehen vor Herausforderungen in Bezug auf Größe, Ebenheit und feine Leitbahnen, weshalb Substrate mit Glaskern zunehmend Aufmerksamkeit erhalten.

Glas ist jedoch nicht die einzige Lösung: Silizium-Interposer, Siliziumbrücken und RDL entsprechen jeweils unterschiedlichen Packaging-Architekturen und Leistungsanforderungen. Unternehmen wie TSMC, Intel, Samsung Electro-Mechanics und ASE schreiten ebenfalls auf unterschiedlichen Wegen bei der technologischen Ausgestaltung voran.

Das bedeutet, dass sich der Wettbewerb im Substratbereich nicht mehr auf die Materialsubstitution zwischen ABF und Glas beschränkt, sondern sich auf Packaging-Architekturen, Designwerkzeuge, Herstellungsverfahren und Prüfkapazitäten erstreckt.

Substratmaterialien: Mehr als nur eine Option

Um diesen Wettbewerb zu verstehen, muss man zu den Substraten selbst zurückkehren. Packaging-Substrate verbinden Chips mit der PCB-Hauptplatine und übernehmen gleichzeitig Funktionen wie Signalübertragung, Stromversorgung und mechanische Unterstützung. Mit steigender Integrationsdichte von GPU, ASIC und HBM vergrößert sich die Packaging-Fläche stetig, die Verbindungen zwischen den Chips werden dichter, und es werden höhere Anforderungen an die Leitbahnpräzision, Maßstabilität und Verzugskontrolle der Substrate gestellt.

Derzeit sind organische Substrate nach wie vor eine wichtige Grundlage für fortschrittliches Hochleistungs-Packaging. Schichtisolationsmaterialien, die von ABF repräsentiert werden, unterstützen den Aufbau mehrschichtiger feiner Leitbahnen und werden weit verbreitet in Packaging-Substraten für Hochleistungs-CPUs, GPUs und andere Komponenten eingesetzt. Bei großformatigen, hochdichten Packaging-Lösungen stehen herkömmliche organische Kernmaterialien jedoch unter größerem Druck in Bezug auf Ebenheit und Maßstabilität, sodass Substrate mit Glaskern zu einem wichtigen Forschungsbereich geworden sind.

Glas weist gute Ebenheit, Steifigkeit und Maßstabilität auf und verspricht die Unterstützung von größerformatigen Packaging-Lösungen und feineren Leitbahndesigns. Der Markt hat große Erwartungen an diesen Weg: Eine Branchenprognose von SEMI und Global Net Corp. aus dem Jahr 2026 besagt, dass die durchschnittliche jährliche Wachstumsrate des Marktes für Substrate mit Glaskern zwischen 2028 und 2040 67,2 % erreichen könnte.

Die Anwendung von Glas im Packaging muss jedoch unterschieden werden: Bei Substraten mit Glaskern ersetzt Glas das Kernmaterial herkömmlicher organischer Substrate; bei Glas-Interposern übernimmt Glas die hochdichte Verbindung zwischen Chips; Glasträgerplatten dienen hauptsächlich der temporären Halterung während des Herstellungsprozesses.

Neben Materialveränderungen werden auch die Verbindungsstrukturen innerhalb des Gehäuses angepasst. Silizium-Interposer können hochdichte Verbindungen tragen, wie es bei TSMCs CoWoS-S der Fall ist. Intel EMIB verwendet hingegen Siliziumbrücken, bei denen nur kleine Siliziumstücke in die kritischen Verbindungsbereiche eingebettet werden. Darüber hinaus ermöglicht RDL die Verbindung zwischen Chips durch umverdrahtete Metallleitbahnen und kann zudem mit Strukturen wie organischen Substraten kombiniert werden.

Daraus geht hervor, dass organische Substrate, Silizium-Interposer, Siliziumbrücken, RDL und Glaslösungen keine einfache Substitutionsbeziehung aufweisen, sondern je nach Packaging-Größe, Verbindungsdichte, Kosten und Herstellungsreife unterschiedliche Kombinationen bilden. Der Schwerpunkt des technologischen Wettbewerbs bei Substraten verlagert sich von der Materialauswahl hin zur umfassenden Optimierung der Packaging-Architektur.

Die Substrat-Industriekette vollzieht einen gemeinsamen Wandel

Die Diversifizierung der technologischen Wege für Substrate spiegelt sich bereits in der Ausgestaltung der wichtigsten Packaging-Unternehmen wider. Einerseits erweitern traditionelle Substrathersteller weiterhin die Kapazitäten für hochwertige organische Substrate; andererseits passen Halbleiterfertigungs- und Packaging-Unternehmen ihre Verbindungsarchitekturen an, und Materiallieferanten beginnen mit der Entwicklung und Industrialisierung von Substraten mit Glaskern.

Ibiden: Weiterer Kapazitätsausbau für hochwertige organische Substrate

Dass Substrate mit Glaskern Aufmerksamkeit erhalten, bedeutet nicht, dass der Wettbewerb bei herkömmlichen organischen Substraten bereits beendet ist. Mit dem wachsenden Bedarf an KI-Servern und Hochleistungs-Chips bleiben die vorhandenen Kapazitäten für hochwertige Substrate angespannt, sodass die Erweiterung der Lieferkapazitäten für ausgereifte Produkte weiterhin eine wichtige Aufgabe führender Hersteller ist.

Der japanische Substrathersteller Ibiden ist ein Beispiel dafür: Im Februar 2026 kündigte Ibiden an, im Zeitraum der Geschäftsjahre 2026 bis 2028 rund 500 Milliarden Yen in das Elektronikgeschäft zu investieren, um vor allem die Kapazitäten für Hochleistungs-IC-Packaging-Substrate für KI-Server und Hochleistungsserver zu erweitern. Für die erste Phase sind rund 220 Milliarden Yen für den Standort Kawajiri in der Präfektur Gifu vorgesehen, und die entsprechenden Anlagen sollen ab dem Geschäftsjahr 2027 schrittweise in Betrieb genommen und die Serienproduktion aufgenommen werden.

Diese Investition sendet ein Signal aus: Auch wenn Substrate mit Glaskern als wichtige Richtung für das nächste Generation-Packaging gelten, muss der aktuelle Bedarf von KI-Chips an hochwertigen Substraten nach wie vor durch ausgereifte Kapazitäten für organische Substrate gedeckt werden. Für traditionelle Anbieter wie Ibiden ist der Ausbau der Kapazitäten und die Verbesserung der Fertigungskapazitäten für hochmehrschichtige und großformatige Substrate weiterhin der praktische Weg, um das Wachstum des KI-Server-Marktes zu nutzen.

Samsung Electro-Mechanics: Ausweitung von organischen Substraten auf Glaskern

Im Gegensatz zu Ibiden, das die Kapazitäten für ausgereifte Substrate weiter ausbaut, erweitert Samsung Electro-Mechanics seine vorhandenen Substratfertigungskapazitäten auf Materialien der nächsten Generation. Als Anbieter von hochwertigen FC-BGA-Substraten verfügt Samsung Electro-Mechanics bereits über Erfahrung in der Fertigung von großformatigen, hochmehrschichtigen und hochdichten Leitbahnen-Substraten. Für das Unternehmen sind Substrate mit Glaskern sowohl eine technologische Reserve zur Bewältigung der Anforderungen des nächsten Generation-Packaging als auch eine Gelegenheit, die vorhandenen Substratfertigungskapazitäten auf höherwertige Produkte auszuweiten.

Der Übergang von organischen Substraten zu Substraten mit Glaskern erfordert jedoch die Ergänzung von Verfahrenskompetenzen wie der Glasbearbeitung. Dazu entschied sich das Unternehmen, technologische Ressourcen von Sumitomo Chemical zu nutzen. Im Juli 2026 gab Sumitomo Chemical bekannt, dass seine koreanische Tochtergesellschaft Dongwoo Fine-Chem ein Joint-Venture-Abkommen mit Samsung Electro-Mechanics unterzeichnet hat, um ein Unternehmen für das Geschäft mit Substraten mit Glaskern zu gründen.

Anschließend stellte Samsung Electro-Mechanics im September 2026 auf der KPCA-Messe seine Glassubstrat-Technologie vor und erläuterte Verfahren wie die Bildung feiner Verbindungswege auf Glas, die Metallfüllung und die präzise Oberflächenbehandlung. Gleichzeitig präsentierte das Unternehmen 2,5D- und 2.1D-Packaging-Substrate für KI-Beschleuniger und zeigte seine technologischen Fortschritte in Bezug auf Großformatigkeit, Hochmehrschichtigkeit und hochdichte Verbindungen.

TSMC: Ausweitung des Verbindungsdesigns rund um CoWoS

Die Form und die Leistungsanforderungen von Substraten hängen weitgehend davon ab, welche Verbindungsarchitektur zwischen den Chips verwendet wird. Mit steigender Integrationsdichte von GPU, ASIC und HBM reichen herkömmliche Packaging-Substrate allein nicht mehr aus, um einige Anforderungen an hochdichte Verbindungen zu erfüllen, sodass Silizium-Interposer, RDL und lokale Siliziumverbindungen zu unterschiedlichen technologischen Optionen geworden sind. Die CoWoS-Serie von TSMC ist genau das Beispiel für diesen Wandel.

Laut offiziellen Angaben des Unternehmens verwendet CoWoS-S einen Silizium-Interposer, der maximal etwa das 3,3-fache der Maskengröße und eine Interposer-Fläche von etwa 2700 Quadratmillimetern unterstützt; CoWoS-R verwendet einen RDL-Interposer; CoWoS-L kombiniert einen RDL-Interposer mit eingebetteten lokalen Siliziumverbindungen (LSI).

Diese Lösungen spiegeln TSMCs unterschiedliche Entscheidungen für Verbindungsstrukturen wider. Obwohl sie keine Veränderung des Materials der Packaging-Substrate selbst darstellen, beeinflussen sie direkt die Verbindungsart zwischen Interposer und Packaging-Substrat und erfordern, dass die Substrate an unterschiedliche Packaging-Größen, Verbindungsdichten und Herstellungsanforderungen angepasst werden.

Intel: Erforschung von Glassubstraten auf Basis von EMIB

Intel legt den Schwerpunkt auf den Siliziumbrücken-Weg, wobei EMIB das Kernverfahren ist, das das Unternehmen seit langem vorantreibt. Bei dieser Technologie wird die Siliziumbrücke in das Innere des Packaging-Substrats eingebettet, um benachbarten Chips hochdichte Verbindungen bereitzustellen, ohne dass der gesamte Packaging-Bereich mit einem Silizium-Interposer bedeckt werden muss. Dieses Design kann die Abhängigkeit von großflächigen Silizium-Interposern reduzieren, den Verbrauch von Siliziummaterial senken und flexiblere Verbindungsarten für unterschiedliche Chip-Kombinationen ermöglichen.

Auf dieser Grundlage erforscht Intel die Kombination von EMIB mit Glassubstraten. Anfang 2026 stellte Intel ein auf EMIB basierendes Muster für das Packaging mit Glassubstrat vor, das die technologische Richtung der Kombination von Siliziumbrücken-Verbindungsstrukturen mit Glasmaterial verdeutlicht. Im Juli desselben Jahres gab Intel einen Kooperationsplan mit dem Präzisionsglasverarbeitungsunternehmen Lens Technology bekannt: Die beiden Seiten werden auf Intels fortschrittliche Packaging-Technologie und die Glasverarbeitungskapazitäten des Partners zurückgreifen, um Packaging-Lösungen mit Glassubstrat für KI- und Rechenzentrumsanwendungen zu erforschen.

Für Intel ist diese Ausgestaltung keine einfache Substitution vorhandener Substrate durch Glas, sondern der Versuch, die Maßstabilität von Glasmaterial mit den lokalen hochdichten Verbindungen von EMIB zu kombinieren, um neue Optionen für größerformatige Packaging-Lösungen zu schaffen.

ASE: Ausweitung der Verbindungsstrukturen durch RDL und Siliziumbrücken

Die Verbindungsart zwischen Substrat und Chip verändert sich auch im Bereich Packaging und Test. Als Unternehmen für Packaging und Test ist ASE nicht hauptsächlich in der Fertigung herkömmlicher IC-Packaging-Substrate tätig, sondern organisiert die Verbindungen zwischen Chips durch Fan-Out-Packaging und RDL neu und kombiniert sie anschließend mit BGA-Substraten, um das FOCoS-Konzept zu realisieren.

ASE wählt als Grundlage die Fan-Out-Packaging-Technologie, in der das Unternehmen versiert ist, realisiert die Verbindungen zwischen Chips durch RDL und montiert anschließend das gesamte Fan-Out-Packaging als Flip-Chip auf BGA-Substrate mit hoher Pin-Anzahl. Rund um unterschiedliche Chip-Kombinationen und Verbindungsanforderungen hat das Unternehmen weitere Lösungen wie FOCoS-CF, FOCoS-CL und FOCoS-Bridge entwickelt.

Für die Substratindustrie liegt die Bedeutung von FOCoS darin, dass Packaging-Unternehmen die Funktionen hochdichter Verbindungen durch RDL und Siliziumbrücken neu verteilen und dadurch die Verbindungsaufgaben und Leistungsanforderungen verändern, die das Packaging-Substrat übernimmt. Dies zeigt auch, dass der Wettbewerb um substratbezogene Technologien nicht nur im Bereich der Substratfertigung stattfindet, sondern Packaging-Unternehmen ebenfalls an der Neugestaltung der Verbindungsstrukturen beteiligt sind.

Japanische Unternehmen: Fortschritt rund um TGV und Substrate der nächsten Generation

Auf dem Hauptpfad der Substrate mit Glaskern engagieren sich japanische Material- und Druckunternehmen ebenfalls aktiv.

DNP kündigte im Dezember 2025 an, die Pilotfertigungslinie für TGV-Substrate mit Glaskern schrittweise im Werk Kuki in der Präfektur Saitama in Betrieb zu nehmen und ab Anfang 2026 Muster bereitzustellen. Die angegebene Mustergröße beträgt 510 × 515 Millimeter, wobei zwei Strukturen mit Kupferfüllung und mit kupferbeschichteten Bohrungswänden enthalten sind. Das Unternehmen plant, bis 2028 das für die Massenproduktion erforderliche Fertigungssystem aufzubauen.

Als weiterer Druckgigant deckt TOPPAN ein breiteres Spektrum ab und befasst sich gleichzeitig mit Substraten mit Glaskern, Glas-Interposern und organischen RDL-Lösungen. Laut offiziellen Angaben des Unternehmens hat es Glassubstrate mit TGV und unterschiedlich tiefen Hohlräumen entwickelt und erforscht Packaging-Strukturen der nächsten Generation, die mit FC-BGA-Substraten kombiniert werden.

Aus der Ausgestaltung dieser Unternehmen geht hervor, dass in der Substratindustrie Veränderungen auf verschiedenen Ebenen auftreten. Substrate sind nicht mehr nur Wettbewerb in einem einzelnen Fertigungsbereich, sondern ein systemischer Wettbewerb, der sich vom Packaging-Design bis zur Materialentwicklung und zum Herstellungsverfahren erstreckt.

Substratverbindungen: Wettbewerb erstreckt sich auf die Design-Ebene

Je komplexer die Packaging-Architektur ist, desto mehr Probleme müssen in der Designphase bearbeitet werden. Nach der Integration von GPU, ASIC und HBM beeinflussen sich Chipplatzierung, Verbindungswege, Stromversorgung und Wärmeverteilung gegenseitig. Unterschiedliche Substratlösungen weisen Unterschiede in Materialeigenschaften, Leitbahnstrukturen und Herstellungsbeschränkungen auf, sodass Konstrukteure die Signalintegrität, Stromversorgungsintegrität, Wärmeverteilung und mechanische Spannung im Voraus bewerten müssen.

Daher sind Substrate von einem begleitenden Schritt nach Abschluss des Packaging-Designs in das kooperative Design von Chip, Packaging und System vorgelagert worden. Unternehmen wie Cadence, Synopsys und Siemens EDA unterstützen unterschiedliche Packaging-Architekturen durch Designplanung, automatisches Verdrahten, Verbindungsanalyse und Simulationswerkzeuge.

Die drei EDA-Hersteller gehen aus unterschiedlichen Blickwinkeln vor. Cadence unterstützt durch Allegro X APD das Design von Mehrchip-Packaging und Substratverbindungen und passt sich an verschiedene physische Strukturen wie organische Substrate und RDL-Umverdrahtung an; Werkzeuge wie Sigrity und Clarity werden für die Analyse von Signalintegrität, Stromversorgungsintegrität und dreidimensionale elektromagnetische Analyse eingesetzt, um Ingenieuren dabei zu helfen, die Auswirkungen unterschiedlicher Packaging-Strukturen und Verbindungsmaterialien auf