Die teuerste Lithografiemaschine lässt sich nicht mehr gut verkaufen?

Heute hat High-NA EUV die Schwelle der technischen Validierung überschritten, aber die Haltung der drei großen Waferfabriken dazu zeigt deutliche Unterschiede: Intel geht voran, TSMC rechnet genau, Samsung bremst ab. Derzeit geht es bei den drei Unternehmen nicht darum, wer technologisch weiter ist, sondern wer High-NA dringender benötigt.

Intel: Ein Prozessbeweis, der nicht verloren gehen darf

Im Juli 2026 gab ASML bekannt, dass Intel bereits die High-NA-EUV-Geräte der EXE-Serie in bestimmten Prozessschichten des Intel-18A-Verfahrens für einige Panther-Lake-Produkte einsetzt und die Hochvolumenfertigung erreicht hat. Die relevanten High-NA-Prozessschichten erreichen bereits eine Ausbeute, die mit der der traditionellen Low-NA-EUV-Plattform der NXE-Serie vergleichbar ist.

Aber nicht das gesamte Intel-18A-Verfahren verwendet High-NA, und auch nicht alle Panther-Lake-Produkte nutzen High-NA, sondern nur Teile der Produkte und einige kritische Schichten. Das heißt, Intel ersetzt Low-NA nicht vollständig durch High-NA, sondern validiert Belichtungsgenauigkeit, Überlagerungsgenauigkeit, Geräteauslastung, Ausbeute und Wartungsdaten in einer echten Serienproduktionsumgebung.

Bereits 2024 haben Intel und ASML im F&E-Zentrum in Hillsboro, Oregon, die Integration des ersten kommerziellen hochnumerischen Apertur-EUV-Lithographiesystems der Branche abgeschlossen. Intel Foundry ist zudem das erste Unternehmen, das die zweite Generation des TWINSCAN EXE:5200B installiert und die Abnahmetests bestanden hat. Der TWINSCAN EXE:5200B basiert auf dem TWINSCAN EXE:5000, verbessert die Ausgangsleistung und Überlagerungsgenauigkeit und verwendet gleichzeitig eine verbesserte Lichtquelle.

Warum ist Intel am aggressivsten? Weil für Intel der Wert von High-NA nicht nur darin besteht, mehrere Belichtungsschritte zu reduzieren, sondern einen differenzierten Vorteil für Intel 14A aufzubauen.

Derzeit ist es für Intel Foundry ein kritischer Zeitpunkt. Kürzlich hat Intel Foundry Aufträge von AMD, NVIDIA und OpenAI erhalten, und die Designlösungen seiner 18A- und 14A-Prozessknoten wurden erfolgreich ausgewählt. Laut Berichten von wccftech ist die Ausbeute des 18A-Verfahrens von 65% im letzten Quartal auf 85% gestiegen, was nur hinter der 90%igen Ausbeute des TSMC-N2-(2-Nanometer-)Verfahrens liegt, aber weit höher als die 50-60%ige Ausbeute des Samsung-SF2-Verfahrens.

High-NA ist für Intel eine weitere starke Unterstützung. Intels offizielle Roadmap hat High-NA EUV als eine der wichtigsten Technologien für Intel 14A aufgeführt, neben der PowerDirect-Rückseitenstromversorgung. Wenn Intel als Erster die Serienproduktion von High-NA beherrscht, hat es nicht nur die Möglichkeit, die Transistordichte und Prozesskomplexität zu verbessern, sondern auch potenziellen Foundry-Kunden zu beweisen, dass es nach wie vor die Fähigkeit hat, die nächste Generation von Fertigungsplattformen als Erster einzuführen.

Daher kann Intels Weg zusammengefasst werden: Zuerst wird High-NA in einem kleinen Teil der Serienproduktionsschichten von 18A eingesetzt, um Praxiserfahrung zu sammeln, und dann wird der Anwendungsbereich bei 14A erweitert. Dieser Weg hat die höchsten Kosten und das größte Risiko, aber Intel muss den technischen Vorsprung nutzen, um Zeit zu gewinnen. Für TSMC ist High-NA eine Kostenwahl; für Intel ist es eher ein Prozessbeweis, der unbedingt gewonnen werden muss.

TSMC: Nicht dass es nicht verwendet wird, aber vorerst nicht notwendig

TSMCs Haltung zu High-NA ist deutlich zurückhaltender. TSMC hält mehr als 90% des weltweiten Marktanteils der modernen Prozess-Foundry-Dienstleistungen, und Giganten wie Apple und NVIDIA befinden sich in seiner Lieferkette. TSMCs oberste Priorität ist es, "Kunden bei der Kostenkontrolle zu unterstützen, die Ausbeute zu sichern und eine stabile Lieferung zu gewährleisten". Daher hat TSMC von den 2-nm-(N2-), A16- bis zu den A14-Knoten klar erklärt, dass es nicht auf High-NA EUV angewiesen ist.

Auf der Leistungssitzung für das zweite Quartal 2026 räumte TSMC-CEO C.C. Wei explizit ein, dass High-NA ein Gerät mit ausgezeichneter Leistung ist, betonte aber gleichzeitig, dass der Einführungszeitpunkt von drei Bedingungen abhängt: technische Fähigkeiten, Reife und angemessene Kosten. Wei erwähnte speziell das Halbfeldproblem von High-NA-Geräten. Da High-NA ein deformiertes optisches System verwendet, beträgt die Belichtungsfläche pro Vorgang nur die Hälfte der des traditionellen EUV. Bei großformatigen Chips muss möglicherweise eine Belichtungsfeld-Zusammensetzung durchgeführt werden, was Probleme bei der Überlagerung, Ausbeute, Produktionseffizienz und Designbeschränkungen mit sich bringt. TSMC wird all diese Faktoren in die Herstellungskosten einbeziehen.

TSMC hat den Mut, High-NA vorerst nicht zu verwenden, weil A14 nicht auf High-NA angewiesen ist. Wodurch erreicht TSMC A14 eine Dichtesteigerung von 20% ohne High-NA?

TSMC teilt die Auflösungsvorteile, die High-NA ursprünglich bieten könnte, auf mehrere Glieder wie Transistoren, Standardzellen, Masken, rechnergestützte Lithographie, Musterung, Verbindungen und Ausbeutesteuerung auf und erweitert das 0,33-NA-EUV durch eine ganze Reihe von koordinierten Optimierungen weiter. Derzeit plant TSMC die Risikoproduktion von A14 im Jahr 2027 und die Massenproduktion im Jahr 2028.

Genauer gesagt stammt der erste Hauptgewinn von A14 aus dem Transistor selbst: A14 verwendet seine zweite Generation von Nanoplatten-GAA-Transistorarchitektur. Im Vergleich zu N2 lautet das neueste öffentliche Ziel von A14: Es wird erwartet, dass die Leistung bei gleichem Stromverbrauch um 10%–15% gesteigert werden kann, oder der Stromverbrauch bei gleicher Leistung um 25%–30% gesenkt wird, und eine logische Dichtesteigerung von fast 20% erreicht wird.

Eine weitere bereits öffentlich gemachte Kerntechnologie von A14 ist NanoFlex Pro. Durch die kooperative Optimierung von Design und Verfahren, auch genannt DTCO, können Kunden eine feinere Auswahl nach Leistungsaufnahme, Stromverbrauch und Fläche für verschiedene Funktionsmodule treffen. TSMCs Senior Vice President Kevin Zhang hat explizit erwähnt, dass A14 durch die starke kooperative Optimierung von Design und Verfahren (DTCO) die Abhängigkeit von hochnumerischen Apertur-Lithografiegeräten stark verzögert hat.

Ein weiterer Punkt ist die Low-NA-Mehrfachmusterung. A14 wird weiterhin 0,33-NA-EUV als Hauptplattform für moderne Lithographie verwenden. Auf Schichten, die mit einer einzigen Belichtung bearbeitet werden können, wird weiterhin eine Einfachbelichtung angewendet, und nur bei einigen wenigen engsten und komplexesten kritischen Schichten werden notwendige Musterunterteilungen und Mehrfachbelichtungen hinzugefügt.

Masken sind ebenfalls ein sehr wichtiger Punkt. TSMC verbessert derzeit die Herstellbarkeit von 0,33-NA-EUV bei extremen Mustern durch komplexere Kurvenmasken, höhere Auflösung bei Mehr-Elektronenstrahl-Schreibvorgängen und feinere Maskenkorrekturen. TSMC hat in seinem Jahresbericht klar offengelegt, dass seine F&E für Maskentechnologien für A14 und fortgeschrittenere Knoten Folgendes umfasst: Optimierung des Substratmaterials für EUV-Masken, Verbesserung der Auflösung von Geräten zum Schreiben von Mehr-Elektronenstrahl-Masken, Optimierung des Maskenherstellungsverfahrens, Verbesserung der Gleichmäßigkeit der kritischen Abmessungen von Kurvenmustern, Erhöhung der Mustertreue und Überlagerungsgenauigkeit sowie Verwendung fortschrittlicher Elektronenstrahl-Prüf- und Reparaturtechnologien zur Reduzierung von Maskendefekten. TSMC entwickelt zudem neue EUV-Maskenschutzfolien und Maskensubstrate, um Ausbeute, Produktivität und Geräteanwendungseffizienz zu verbessern.

Der größte Vorteil von TSMC ist genau, dass es warten kann. Es verfügt über die größte installierte Basis von NXE-Geräten, ausgereifte Mehrfachbelichtungstechnologien, eine hohe Kapazitätsauslastung und stabile Kundennachfrage. Es muss nicht vorzeitig die Abschreibungskosten von High-NA übernehmen, um den technischen Vorsprung zu beweisen.

Dies bedeutet nicht, dass TSMC High-NA ablehnt. TSMC hat 2025 die Entwicklung von Lithographietechnologien für High-NA-Scan-Geräte gestartet, aber es hofft, auf das Eintreten folgender Bedingungen zu warten: Durchsatz und Verfügbarkeit von High-NA-Geräten werden weiter verbessert; das Ökosystem von Fotoresisten, Masken, Prüf- und Messgeräten reift; die durch die Verwendung von High-NA eingesparten Verfahrenskosten übersteigen die neu hinzugefügten Abschreibungen; es gibt ausreichend Kundenaufträge, um die Gerätekosten zu verteilen; und das Problem der Halbfeld-Zusammensetzung für große Chips wird beherrscht.

Samsung befindet sich in der Abwartephase

Laut den neuesten Berichten von TrendForce und der südkoreanischen Branche hat Samsung in seinem Hwaseong-Campus nacheinander die Installation und Bereitstellung von zwei ASML-High-NA-EUV-Geräten (einschließlich der Twinscan-EXE-Serie) abgeschlossen, wobei die Gesamtinvestition 1 Billion Won (ca. 770 Millionen US-Dollar) übersteigt. Das erste Gerät wurde 2025 für F&E-Tests installiert, das zweite wurde im ersten Halbjahr 2026 eingeführt. Bislang hat Samsung es jedoch nicht offiziell in irgendeine kommerzielle Produktionslinie eingeführt, und die entsprechende Massenproduktionsbereitstellung befindet sich insgesamt in einem Zustand der Verzögerung und Abwartung.

Die Berichtsanalyse geht davon aus, dass Samsungs Vorsicht nicht auf unzureichende Technologie zurückzuführen ist, sondern auf den starken Druck der Gewinn- und Verlustrechnung im Foundry-Geschäft. Der Stückpreis von High-NA-Geräten beträgt etwa 400 Millionen US-Dollar, fast das Doppelte des traditionellen Low-NA-EUV. In dem sensiblen Zeitraum, in dem die Foundry-Abteilung seit 2022 unter anhaltendem Druck steht und die Gewinnschwelle anstrebt, werden die enormen Kosten für Hardware-Abschreibungen, Anlagenwartung, spezielle Fotomasken und begleitende F&E sofort in der Finanzberichterstattung erfasst, sobald das Gerät zwangsweise der kommerziellen Produktionslinie zugeordnet wird. Dies könnte das Foundry-Geschäft leicht wieder in die Verlustzone zurückziehen.

Die realen Probleme, mit denen Samsung konfrontiert ist, umfassen: Erstens gibt es immer noch eine Lücke bei der Anzahl der unterzeichneten Kundenverträge und dem Auftragsvolumen für fortgeschrittene Knoten (wie 2-nm-GAA) im Vergleich zu TSMC. Wenn die Kapazitätsauslastung nicht ausreicht, um die Abschreibungen zu verteilen, sind die Kosten nicht tragbar. Zweitens, obwohl Berichten zufolge bei der Ausbeute der Probeproduktion von Samsungs 2-nm-Verfahren deutliche Fortschritte erzielt wurden, können High-NA-Geräte die Probleme bei der Optimierung der nanoskaligen Transistorarchitektur, dem EDA-Software-Design-Ökosystem und dem Verpackungszubehör nicht automatisch lösen. Drittens wird Samsung unter dem Druck, dass Intel High-NA offen in die 18A/14A-Knoten einführt und TSMC offen rechnet und abwartet, nur das Risiko der Fixkosten erweitern, wenn es voreilig eine groß angelegte Massenproduktion durchführt.

Daher ist Samsungs derzeit rationalere Strategie "vorbereitet aber nicht verwendet": Die bereits erworbenen High-NA-Geräte verbleiben in der F&E- und Pilotlinie für Probeproduktion und Verfahrensuntersuchungen, und die kommerzielle Ausweitung des Umfangs wird streng kontrolliert.

In Zukunft liegt Samsungs wahrscheinlichster Durchbruch weiterhin im logischen Prozess der 1,4-nm-(SF1.4-)Klasse und im Bereich fortgeschrittener DRAM mit vertikalem Kanaltransistor (VCT) der nächsten Generation. Insbesondere im DRAM-Bereich steigt mit der Annäherung der Feinheit der Speicherzellenmuster unter 10 nm an die physikalische Grenze die Anzahl der Maskenschichten und die Verfahrenskomplexität der Low-NA-Mehrfachbelichtung drastisch. Der wirtschaftliche Wert von High-NA EUV zur Vereinfachung des Prozesses durch Einfachbelichtung könnte sich früher als im logischen Foundry-Geschäft zeigen. Samsung hat jedoch bisher keinen klaren Zeitplan für die Massenproduktion offiziell bekannt gegeben.

SK Hynix: Entschlossen für HBM

Im Gegensatz zu den logischen Foundry-Unternehmen TSMC und Samsung, die wegen des "Halbfeldproblems" und der enormen Kosten zögern, verfolgt der Speicherführer SK Hynix einen äußerst entschlossenen Weg bei High-NA EUV.

Im September 2025 installierte SK Hynix in seinem Werk M16 in Icheon das erste serienproduktionsgeeignete High-NA-EUV-Gerät der Speicherbranche. Im Gegensatz zum prototypischen EXE:5000, das Intel früh eingeführt hat, hat SK Hynix den TWINSCAN EXE:5200B von ASML eingeführt. Dies ist ein Modell, das speziell für hohe Kapazität und groß angelegte Massenproduktion entwickelt wurde (mit einem Wafer-Durchsatz von mehr als 175 Stück pro Stunde).

SK Hynix plant, High-NA im Zeitraum 2026–2027 schrittweise in die modernsten DRAM der 0a-nm-Klasse und sogar in die zukünftige Produktion von 3D DRAM (DRAM mit vertikaler Struktur) einzuführen.

Für logische Foundry-Unternehmen wie TSMC stoßen große Chips (wie AI-GPUs) auf das Problem des "Halbfeld-(Half-Field-)Zuschnitts und der Zusammensetzung" von High-NA, was die Belichtungseffizienz sogar senkt. Die physikalischen Eigenschaften von Speicherchips (DRAM) sind jedoch völlig anders:

1) Vermeidung des Alptraums der Mehrfachbelichtung: Mit der Weiterentwicklung des DRAM-Verfahrens zu Knoten wie 1b, 1c und sogar 0a (unter 10 nm) müssen bei fortgesetzter Verwendung von Low-NA EUV 3 oder sogar 4 EUV-Mehrfachbelichtungen durchgeführt werden. Dies führt zu einem starken Anstieg der Anzahl der Maskenschichten, extrem komplizierten Verfahren und einem drastischen Rückgang der Ausbeute. Die Einfachbelichtung von High-NA kann den Herstellungsprozess erheblich vereinfachen.

2) Unterstützung der Kernminiaturisierungsanforderungen von HBM: Die technische Iteration von HBM stellt fast strenge Anforderungen an die Kapazitätsdichte der grundlegenden DRAM-Chips und die Breite der Kanalleitungen. Um seine absolute dominante Position in der NVIDIA-Lieferkette zu behalten, muss SK Hynix auf High-NA zurückgreifen, um eine hohe Integrationsdichte und ultimative Leistung bei kleiner