Das goldene Zeitalter des fortschrittlichen Packaging

Im Jahr 2026 starten globale Hersteller für Halbleitergehäuse und -tests (ATMP) konzentriert Expansionsinvestitionen, was als „Jahr der Expansion“ der Branche gilt.

Laut Daten der Branchenorganisation Yole Group betrug der globale Markt für fortschrittliche Verpackungen im Jahr 2024 etwa 46 Milliarden US-Dollar. Die durchschnittliche jährliche Wachstumsrate von 2024 bis 2030 liegt bei 9,5 %, und bis 2030 wird erwartet, dass der Marktwert 79,4 Milliarden US-Dollar übersteigt. Die Explosion der Nachfrage nach Rechenleistung hat das Angebots- und Nachfrageverhältnis in der Industriekette vollständig neu gestaltet. KI-Trainings- und Inferenzchips erzeugen eine starre Nachfrage nach überdimensionalen Verpackungen, wodurch die Kapazität für fortschrittliche Verpackungen zu einem zentralen Engpass für die Lieferung von High-End-Chips geworden ist.

Quelle: Yole Group

Warum ausgerechnet 2026?

Der Branchenkonsens besagt, dass Angebot und Nachfrage bei Halbleitern zyklische Gleichgewichte aufweisen. Warum also starten die ATMP-Hersteller ausgerechnet 2026 mit massiven Kapazitätserweiterungen? Wir können dies aus drei Dimensionen analysieren: Nachfrage, Technologie und Lieferkette.

Zunächst zeigt sich auf der Nachfrageseite, dass die für einen einzelnen High-End-KI-GPU benötigte Verpackungsfläche das Zwei- bis Vierfache eines herkömmlichen Chips betragen kann. Ein repräsentatives Beispiel ist die NVIDIA Blackwell-Serie von GPUs, bei der ein einzelner Berechnungs-Die über die CoWoS-L-Technologie integriert wird und mit 8 HBM3E-Speicherstapeln kombiniert werden muss. Daher hat NVIDIA bereits die CoWoS-Waferkapazitäten von TSMC für 2026 gesichert, die mehr als die Hälfte der gesamten jährlichen CoWoS-Kapazität von TSMC ausmachen. Darüber hinaus haben Unternehmen wie AMD MI300, Google TPU, Broadcom AI ASIC und AWS Trainium alle die CoWoS-Architektur übernommen, was bedeutet, dass die Nachfrage nach großformatigen fortschrittlichen Verpackungen entlang der Rechenleistungschip-Spur auf alle Produktkategorien übergeht.

Gleichzeitig verlagert sich der Schwerpunkt der Entwicklung der KI-Industrie von der Training großer Modelle hin zu massiven Inferenzszenarien. Trainingschips haben eine große Verpackungsfläche pro Stück, aber die Gesamtliefermenge ist begrenzt. Die Liefermenge von Inferenzchips kann das Dutzendfache von Trainingschips erreichen und ist zudem sehr empfindlich gegenüber den Stückkosten für Verpackungen – dies schafft ein hervorragendes Fenster für die großskalige Validierung der Panel-Level-Fan-Out-Verpackung und kostengünstiger heterogener Integrationslösungen.

Neben dem Wachstumspotenzial auf der Nachfrageseite verändert die Iteration grundlegender Halbleitertechnologien auch die industrielle Bedeutung des Verpackungssegments. Im Nach-Moore-Zeitalter schrumpft der Grenznutzen der planaren Miniaturisierung von Transistoren stetig. Die Kosten für den Bau und die Entwicklung von Produktionslinien für fortschrittliche Wafer mit 3 nm und darunter steigen exponentiell. Der Hauptfokus der industriellen Entwicklung verlagert sich schrittweise auf Chiplet-Teilung und heterogene Integrationslösungen. Diese kombinierte Lösung teilt einen einzelnen großen Chip in Chiplets auf, die zu unterschiedlichen Fertigungsverfahren passen, und realisiert dann über fortschrittliche Verpackungen eine hochdichte Vernetzung. Dadurch wird die Verpackung von einem traditionellen nachgelagerten Montageprozess zu einem zentralen Fertigungsglied aufgewertet, das Rechenleistung, Bandbreite und Ausbeute des Chips bestimmen kann.

Schließlich auf der Lieferkettendimension: Die globale geopolitische Lieferkette wird neu gestaltet, und die USA, Südostasien und andere Regionen beschleunigen den Aufbau lokaler Unterstützungssysteme für Chipherstellung und ATMP. Unternehmen müssen ihre Kapazitäten auf mehrere Regionen verteilen, um Lieferkettenrisiken zu senken. Unter dem Einfluss mehrerer Faktoren starten die globalen ATMP-Hersteller 2026 gleichzeitig ihre Kapazitätsexpansion.

Überseeische Giganten expandieren rasant

TSMC ist der absolute Marktführer in der CoWoS-Verpackungsspur für KI-Rechenleistungschips. Nach globalen Schätzungen führender Investmentbanken wie Morgan Stanley und Mizuho hält TSMC 2026 einen Marktanteil von etwa 70 % an der gesamten CoWoS-Kapazität. Angesichts der anhaltend hohen Nachfrage nach Aufträgen für Rechenleistungsverpackungen gab TSMC in einer Aktionärsversammlung bekannt, dass die gesamten Kapitalausgaben des Unternehmens für 2026 auf 520–560 Milliarden US-Dollar festgelegt sind, wobei 10 % bis 20 % der Ressourcen auf fortschrittliche Verpackungstechnologien wie CoWoS entfallen.

Bei der Kapazitätsexpansion verfolgt TSMC einen zweigleisigen Ansatz: die Modernisierung alter 8-Zoll-Fabriken und den Bau spezialisierter neuer Anlagen, um die CoWoS-Expansion voranzutreiben. Die beiden Kernstandorte Chiayi AP7 und Nanke AP8 setzen kontinuierlich spezialisierte Verpackungsproduktionslinien in Betrieb, mit einem klaren Hochlauf der Kapazitäten. Das Kapazitätsziel für das vierte Quartal 2026 wird auf 130.000–140.000 Wafer angehoben, und bis Ende 2027 wird eine monatliche Kapazität von 190.000–200.000 Wafer erwartet.

Auf internationaler Ebene hat TSMC nach mehreren Runden zusätzlicher Investitionen in das Arizona-Projekt der USA eine geplante Gesamtinvestition von 165 Milliarden US-Dollar erreicht. Das neueste Expansionsschema für das Projekt umfasst 8 Waferfabriken und 4 fortschrittliche Verpackungsanlagen. Der Markt geht allgemein davon aus, dass die erste lokale Verpackungsproduktionslinie um 2028 herum die Serienproduktion erreicht. Gleichzeitig treibt TSMC die nächste Generation der Panel-Level-CoPoS-Verpackungstechnologie voran. Die Tochtergesellschaft TZC hat in ihrem Longtan-Werk eine CoPoS-Pilotlinie aufgebaut, und die nächste Generation von NVIDIA-GPUs mit Feynman-Architektur wird voraussichtlich zu den ersten Produkten gehören, die diese Technologie einsetzen.

Allerdings ist nicht nur TSMC von der hohen Nachfrage nach High-End-CoWoS angetrieben, seine Kapazitäten für fortschrittliche Verpackungen auszuweiten – eine Reihe von OSAT-Herstellern investieren ebenfalls stark in diesem Bereich.

Laut Branchenquellen befindet sich ASE in der größten Expansionsphase für Fabriken in seiner Unternehmensgeschichte. CEO Tien Wu gab bekannt, dass ASE 2026 sechs neue ATMP-Anlagen weltweit gleichzeitig baut – ein Expansionsgrad, der in den vergangenen Jahren nie erreicht wurde. Mehrere Investmentbanken prognostizieren, dass die monatliche CoWoS-Kapazität von ASE von 20.000 Wafern Ende 2026 auf 40.000–45.000 Wafern Ende 2027 ansteigen wird; Institutionen schätzen gleichzeitig, dass der Umsatz seiner LEAP-Plattform für fortschrittliche Verpackungen 2026 3,5 Milliarden US-Dollar übersteigen wird.

Bei den materiellen Investitionen plant ASE eine Gesamtinvestition von über 108,3 Milliarden Neuen Taiwan-Dollar (ca. 3,4 Milliarden US-Dollar) für den Standort Renwu in Kaohsiung, 35,2 Milliarden Neue Taiwan-Dollar (ca. 1,09 Milliarden US-Dollar) für den K19A-Park in Nanzi und 14,85 Milliarden Neue Taiwan-Dollar (ca. 480 Millionen US-Dollar) für den Kauf der Fabrik 5 von Innolux in Nanke, um die fortschrittlichen Produktionskapazitäten zu erweitern.

Auf der technologischen Ebene gab Wu Tien Yu bekannt, dass das Co-Packaged Optics (CPO)-Geschäft von ASE 2026 mit der Kleinserienproduktion beginnen wird. Bei dieser Lösung werden optische Motoren und ASIC-Chips über fortschrittliche Verpackungen auf demselben Substrat integriert, um herkömmliche diskrete steckbare optische Module zu ersetzen – dies ist ein zentraler Weg, um die Vernetzungsbandbreite in KI-Rechenzentren zu erhöhen. Dass ASE das CPO-Produktionsprojekt zuerst umsetzt, zeigt, dass führende OSAT-Hersteller ihre technologischen Grenzen von der reinen ATMP-Tätigkeit hin zur integrierten Optoelektronik erweitern.

Amkor, ein weiterer Gigant im OSAT-Bereich, expandiert ebenfalls aktiv und hat seinen Kernstandort für die globale Expansion in Arizona, USA, angesiedelt. Im Juni 2026 unterzeichnete Amkor einen zehnjährigen langfristigen Kooperationsvertrag mit TSMC, bei dem TSMC lokale CoWoS-ATMP-Kapazitäten von Amkor für die Chipherstellung bezieht. Amkors CEO Kevin Engel bewertete diese Zusammenarbeit als eine zentrale Maßnahme zum Aufbau einer vollständigen Lieferkette aus „fortschrittlicher Waferfertigung – Verpackung und Test“ in den USA.

Bei der Kapitalverwendung belaufen sich die jährlichen Kapitalausgaben von Amkor auf etwa 2,5–3 Milliarden US-Dollar, wobei 65 %–70 % für die Erweiterung der Infrastruktur globaler Anlagen und die restlichen 30 %–35 % für den Kauf von Ausrüstung für 2.5D- und HDFO-Hochdichte-Fan-Out-Verpackungen verwendet werden. Das Budget für Ausrüstungskäufe stieg im Jahresvergleich um 40 %. Bei der Kapazitätsplanung hat Amkor im Werk K5 in Songdo, Südkorea, eine Produktionslinie für Intels EMIB-Einbettungsbrückenverpackung aufgebaut und lässt diese stetig hochlaufen, während gleichzeitig das Werk in Vietnam erweitert wird, um die Nachfrage nach FOWLP-Fan-Out- und heterogenen Integrationsaufträgen zu erfüllen.

Neben Rechenleistungschips treibt die starke Nachfrage nach HBM-Speicherchips auch die Fähigkeiten der Speichergiganten im Bereich fortschrittlicher ATMP an. Sowohl Samsung als auch SK Hynix bauen transnationale ATMP-Standorte auf, um ihre Speicherlieferketten zu stärken.

Samsung plant den Bau eines ATMP-Standorts in der Provinz Thai Nguyen, Vietnam, mit einer schrittweisen Gesamtinvestition von 4 Milliarden US-Dollar, wobei die erste Phase 2 Milliarden US-Dollar umfasst. Der anfängliche Fokus des Werks liegt auf der Prüfung herkömmlicher Speicherchips, langfristig wird die HBM-Verpackungskapazität erweitert. SK Hynix baut das integrierte Werk P&T7 in Cheongju, Südkorea, mit einer Gesamtinvestition von 19 Billionen Won (ca. 12,9 Milliarden US-Dollar), das den gesamten Prozess von Wafer-Test bis hin zu fortschrittlicher HBM-Verpackung abdeckt. Zusammen mit den bestehenden ausgereiften Produktionslinien in Icheon, Provinz Gyeonggi, und dem 3,87 Milliarden US-Dollar teuren exklusiven HBM-Verpackungswerk in West Lafayette, Indiana, USA, hat SK Hynix drei globale Zentren für fortschrittliche Verpackungen in Icheon, Cheongju und West Lafayette aufgebaut.

Lokale Marktführer beschleunigen Investitionen

Vor dem Hintergrund der gleichzeitigen Expansion globaler Hersteller haben führende inländische ATMP-Unternehmen in der ersten Hälfte von 2026 umfangreiche Expansionspläne vorgelegt. Alle neuen Projekte konzentrieren sich auf hochmoderne Technologien wie HBM, 2.5D, Chiplet und CPO. Die lokale ATMP-Industrie tritt offiziell aus der Phase der inländischen Ersetzung von Mittel- und Niedrigprodukten in einen neuen Zyklus der unabhängigen Entwicklung fortschrittlicher High-End-Verpackungstechnologien ein.

JCET plant eine Gesamtinvestition von 7,8 Milliarden Yuan für den Bau eines High-End-ATMP-Standorts in Lingang, Shanghai. Das Projekt wird in zwei Phasen gebaut, wobei die erste Phase voraussichtlich in der zweiten Hälfte von 2028 in Betrieb geht und sich auf vier Kernverfahren konzentriert: 2.5D/3D-Stapelung, mehrschichtige HBM3E-Speicherstapelung, heterogene Chiplet-Integration und CPO-integrierte Optoelektronikverpackung. Als einziges lokales ATMP-Unternehmen in Festlandchina, das die großskalige Serienproduktion von mehrschichtiger HBM3E-Speicherstapelung realisiert hat, umfasst das Kundenportfolio von JCET führende in- und ausländische Unternehmen wie NVIDIA, HiSilicon von Huawei und SK Hynix.

Ningbo Yongsi Electronics investiert ebenfalls auf Milliardenebene: Das dritte Phase-Projekt für hochmoderne IC-ATMP in Yuyao, Ningbo, hat eine Gesamtinvestition von 10,3 Milliarden Yuan und eine Bauzeit von 8 Jahren. Das Projekt deckt die gesamte Palette von Verfahren wie BUMP-Wafer-Bumping, 2.5D-Heteroverpackung, FC-Flip-Chip-Verpackung und Drahtbonden ab, um die Lücke bei den inländischen Wafer-Level-Verpackungskapazitäten zu schließen.

Tongfu Microelectronics hat ein Plan für die private Platzierung von Aktien im Wert von 4,22 Milliarden Yuan umgesetzt und gleichzeitig bekannt gegeben, dass die gesamten Kapitalausgaben für 2026 9,1 Milliarden Yuan erreichen werden, wobei die Investitionen in Kapazitäten sich auf die Spuren fortschrittlicher ATMP für Rechenleistungschips und High-End-Speicher konzentrieren.

Huatech baut über seine Tochtergesellschaft Huatech Nanjing mit selbst gesammelten 3 Milliarden Yuan eine spezielle Produktionslinie für fortschrittliche Speicher-ATMP, die sich auf die Verpackung und Prüfung von High-End-Speicherchips wie DDR5 und HBM spezialisiert und die Unterstützungskapazität für inländische Speicherchips kontinuierlich stärkt.

Vier lokale ATMP-Marktführer erweitern gleichzeitig ihre High-End-Kapazitäten. Diese Maßnahme hat sowohl Bedeutung für die industrielle Rentabilität als auch für die Lieferkettensicherheit. Vor dem Hintergrund der Dezentralisierung der geopolitischen Lieferkette wird die inländische Kapazität für fortschrittliche Verpackungen schnell aufgestockt, wodurch die Monopolstellung ausländischer Hersteller im Bereich der High-End-Rechenleistungsverpackung schrittweise geschwächt wird. Kurzfristig werden die neuen inländischen Kapazitäten vorrangig Aufträge für inländische Rechenleistung und Speicherchips übernehmen, um die geschlossene Versorgung der lokalen Industriekette zu realisieren. Mittelfristig werden lokale ATMP-Hersteller mit der kontinuierlichen Verbesserung der Ausbeute bei HBM-, 2.5D- und CPO-Verfahren die Möglichkeit haben, in die Lieferketten globaler Kunden einzutreten und wirklich den Sprung von der „Kapazitätsauffüllung“ zur „doppelten Durchbruch bei Technologie und Kunden“ zu schaffen.

Verborgene Unsicherheiten hinter der Expansion

Dieses von der KI-Rechenleistungsnachfrage ausgelöste globale Wettrüsten zur Erweiterung der ATMP-Kapazitäten verschiebt den Wertschwerpunkt der Halbleiterindustriekette kontinuierlich von der vorderen Waferfertigung hin zu den mittleren Abschnitten fortschrittlicher Verpackungen. Die Expansionslogik der globalen ATMP-Herst