SiC, der Sturm entbrennt erneut

Die Richtung des globalen Siliziumcarbid (SiC)-Marktes ändert sich drastisch. Kürzlich hat der Halbleiterriese Onsemi angekündigt, dass es in seiner Fabrik in Rožnov pod Radhoštěm in Tschechien 200 bis 300 Mitarbeiter entlassen wird, wobei vor allem die Kernabteilung für die Herstellung von SiC-Wafern betroffen ist. Dies ist bereits nach der Entlassung von 170 Mitarbeitern im Jahr 2025 die zweite Organisationsanpassung in dieser Fabrik.

Hinter diesem Entlassungswellen reflektiert sich der Schmerz westlicher Halbleiterhersteller angesichts des starken Aufstiegs der chinesischen heimischen Lieferkette. Mit dem Aufstieg chinesischer SiC-Hersteller und ihren Kostenvorteilen wird die Herstellungskosten eines SiC-Wafers auf ein Drittel der Kosten westlicher Konkurrenten gedrückt. Die starke Preisanpassung zwingt internationale Giganten wie Onsemi, ihre vertikale Integrationsstrategie von "Wafer bis Chip" neu zu überdenken.

Im technischen Bereich hat die Konkurrenz um SiC MOSFETs im Jahr 2026 nicht einfach in die Richtung "Trench-Struktur ersetzt vollständig die Planar-Struktur" geführt. Stattdessen ist ein komplexerer Differenzierungszeitraum eingetreten: Einerseits setzen Hersteller wie Mitsubishi Electric, Bosch, Toshiba, Rohm und Infineon weiterhin auf die Trench-Struktur, um durch höhere Zellendichte, niedrigeren Durchlasswiderstand und höhere Leistungsdichte die Leistungsgrenze der nächsten Generation von Hauptantriebsinvertern und eAxle zu erhöhen. Andererseits sind STMicroelectronics, Wolfspeed und Onsemi nicht beeilt, zur Trench-Struktur zu wechseln, sondern nutzen weiterhin das Potenzial der Planar-Struktur, um mit bewährten Prozessen, Erfahrung in der Automobilanwendung, hoher Fertigungsausbeute und einer großen Lieferkette die Grundlage für die Massenkommerzialisierung zu sichern.

Dies ist keine einfache Substitution einer fortschrittlichen Technologie durch eine rückständige, sondern es verbirgt sich dahinter die ultimative Überlegung der Halbleiterindustrie zwischen maximaler Leistung und kommerzieller Ausbeute.

Diese Hersteller haben bereits die "Trench-Struktur" bei SiC entwickelt

Wenn man über Trench-SiC spricht, muss zunächst geklärt werden, warum globale Halbleiterriesen so fest an der Idee des "Grabenbaus" in Chips festhalten?

Einfach ausgedrückt, hat der Durchlasswiderstand (Rds(on)) der Planar-SiC-Struktur bereits seine physikalische Grenze erreicht, insbesondere der JFET-Widerstand zwischen den Basisbereichen, der eine unüberwindbare Barriere darstellt. Um die Kosten weiter zu senken und die Leistungsdichte zu erhöhen, haben viele Hersteller in der Branche in die Trench-Ära eingetreten, indem sie "nach unten graben". Die Trench-Struktur eliminiert durch das vertikale Einbetten der Gate-Elektrode in den Chip den JFET-Widerstand vollständig und ermöglicht auf der gleichen Fläche eine höhere Zellendichte.

Wenn man sich die neuesten Bewegungen der verschiedenen Hersteller in diesem Jahr genauer ansieht, wird man feststellen, dass selbst bei der "Grabenbau" die Werkzeuge und Ziele der verschiedenen Hersteller völlig unterschiedlich sind. Mit der beschleunigten Lieferung von Trench-SiC wird diese Konkurrenz offensichtlich beschleunigt.

Ende Juni 2026 hat der japanische Leistungshalbleiterhersteller Mitsubishi Electric die Weiterentwicklung der Trench-Generation fortgesetzt und wird nacheinander Proben seiner neuen fünften Generation von SiC MOSFET-Nacktchips liefern. Diese Nacktchips sind speziell für Hauptantriebsinverter von Elektromobilen (xEV) und hochintegrierte Elektromotorachsen (e-Axle) entwickelt. Mit seiner eigenen Trench-Struktur hat Mitsubishi Electric es geschafft, den Durchlasswiderstand im Vergleich zu seinem bestehenden vierten Generation-Trench-Produkt bei gleicher Nennspannung und Schwellenspannung um etwa 25 % zu senken.

(Links) SiC-MOSFET-Wafer mit Trench-Struktur (Rendering) (Rechts) Layout eines Trench-SiC-MOSFET-Nacktchips (Rendering der gelieferten Probe)

Als Automobilzulieferer hat Bosch seine neueste dritte Generation (Gen 3) des SiC MOSFET-Platforms entwickelt, die speziell auf die Effizienz und Wärmeableitung von Traktionsinvertern in Hochspannungsumgebungen abzielt. Sie basiert auf der vertikalen Trench-Struktur, aber es wurde das Konzept des "Dual-Channel" eingeführt. Das bedeutet, dass beide Seitenwände jeder Gate-Trench als leitende Kanäle genutzt werden. Ohne zusätzliche Waferfläche zu verbrauchen, verdoppelt diese Design die leitende Fläche und senkt den Kanalwiderstand um fast die Hälfte. Es ist bekannt, dass Bosch die Chipdicke um 40 % auf 100 Mikrometer reduziert hat, was zu einer ausgezeichneten Substratwiderstandseigenschaft und Wärmeableitung führt.

Architekturverbesserung von Boschs dritter Generation SiC MOSFET (Quelle: Bosch)

Es ist bemerkenswert, dass das Feuer der Trench-Technologie im Jahr 2026 nicht nur auf die Automobilantriebstechnik beschränkt ist, sondern auch in den Bereich der AI-Datenzentren mit stark steigendem Bedarf ausgebreitet hat, dank der 800V-Hochspannungs-DC-Struktur.

Am 21. Mai 2026 hat Toshiba angekündigt, dass es mit der Lieferung von Testproben des 1200V Trench-Gate SiC MOSFET TW007D120E begonnen hat, die für die Stromversorgungssysteme von zukünftigen AI-Datenzentren und erneuerbaren Energieanlagen bestimmt sind. Im Vergleich zu Toshibas bestehenden Produkten senkt dieses Bauelement den spezifischen Durchlasswiderstand (RDS(on)A) um etwa 58 % und verbessert den Gütefaktor RDS(on)×Qgd um etwa 52 %. Das Bauelement wird in der QDPAK-Packung mit Top-Kühlung angeboten. Toshiba hat auch angekündigt, im Geschäftsjahr 2026 auf die Massenproduktion von TW007D120E vorzubereiten.

(Quelle: Toshiba)

Allerdings hat ein Hersteller die Bremse gedrückt, während sich die Trench-Camp ausbreitet.

Rohm war in der Branche früher bekannt für seine extrem aggressive Doppel-Trench-Struktur. Bereits 2015 begann Rohm mit der Massenproduktion von Trench-SiC MOSFETs. Ab der dritten und vierten Generation hat Rohm nicht nur an der Gate-Elektrode, sondern auch am Source-Bereich Gräben gegraben, um einen extrem niedrigen Durchlasswiderstand zu erreichen. Allerdings hat sich das Design seines neuesten fünften Generation SiC MOSFETs drastisch geändert. Das fünfte Generation-Produkt verlässt sich nicht mehr einfach auf die bisherige Standard-Doppel-Trench-Struktur, sondern richtet sich stattdessen auf die feinere Verbesserung der Bauelementestruktur und die Optimierung des Herstellungsprozesses. Es ist bekannt, dass auf diese Weise der Durchlasswiderstand des fünften Generation SiC MOSFETs unter Hochtemperaturbedingungen im Vergleich zum vierten Generation-Produkt um etwa 30 % gesenkt wird.

Diese Strategie von Rohm könnte einige Veränderungen widerspiegeln: Die Trench-SiC-Technologie ist nicht umso besser, je aggressiver man vorgeht. Für Automobilanwendungen wie Hauptantriebsinverter, Stromversorgungssysteme für AI-Server und Hochleistungsindustriesysteme ist der niedrige Durchlasswiderstand nur ein erster Indikator. Die Zuverlässigkeit der Gate-Oxidschicht, die Kurzschlussrobustheit, die Schaltverluste, die thermische Stabilität, die Fertigungsausbeute und die Kosteneinhaltung sind ebenfalls von entscheidender Bedeutung.

Infineons CoolSiC hat von Anfang an einen einzigartigen Weg der asymmetrischen Trench-Struktur (Asymmetric Trench / Halb-Trench) eingeschlagen und hat im Jahr 2026 die CoolSiC M2-Generation vollständig eingeführt. Einfacher ausgedrückt, nutzt Infineon nur eine Seite der Trench-Wand als Kanal und macht die andere Seite zu einem großen P+-Implantationsbereich, um die Oxidschicht am Trenchboden zu schützen. Gleichzeitig hat Infineon in seinem Technologie-Whitepaper im Jahr 2026 wiederholt über die Entwicklung seines "Super Junction SiC MOSFET" gesprochen. Dies bedeutet, dass Infineon nicht nur vertikal Gräben baut, sondern auch versucht, horizontale Super-Junction-Topologien einzuführen, um die Spannungsfestigkeitsgrenze von SiC zu überwinden.

Von Mitsubishi Electric, Bosch, Toshiba bis hin zu Rohm und Infineon kann man sehen, dass die Trench-SiC-Technologie verschiedene Entwicklungspfade nimmt: Einige lenken sie in die eAxle-Technologie, andere nutzen sie, um die Leistungsdichte von Traktionsinvertern zu erhöhen, wieder andere führen sie in die Stromversorgungssysteme von AI-Datenzentren ein, und wieder andere wenden sich von einer aggressiven Strukturentwicklung zu einer eher praxisorientierten Umsetzung, oder sie forschen weiterhin an zukünftigen Strukturen wie Super-Junction. Dies zeigt, dass die Konkurrenz um Trench-SiC in die Tiefe gegangen ist. Es geht nicht nur um die Innovation der Bauelementestruktur, sondern um einen systemischen Wettbewerb zwischen Automobilserienproduktion, AI-Stromversorgung, fortschrittlicher Chip-Packung, Chip-Dünnung, Wärmemanagement und Prozessausbeute.

Die Planar-SiC-Technologie gibt nicht auf

Während die Trench-SiC-Technologie zur Goldstandard wird, haben die drei anderen Superriesen - STMicroelectronics, Wolfspeed und Onsemi - sich nicht zur Trench-Struktur gewandt, sondern versuchen, das Potenzial der Planar-Struktur auszuschöpfen, um kommerziell erfolgreich zu sein.

Am 9. Juni 2026 hat Wolfspeed seine fünfte Generation (Gen 5) der SiC MOSFET-Technologie offiziell vorgestellt. Wolfspeed hat mit beeindruckenden Daten bewiesen, dass die Planar-Struktur immer noch ein enormes Entwicklungspotenzial hat: Im Vergleich zu ähnlichen 1200V-Konkurrenten auf dem Markt hat die Gen 5-Technologie durch die kontinuierliche Optimierung des Durchlasswiderstands RDS(ON) den spezifischen Durchlasswiderstand (RSP) um bis zu 27 % gesenkt, was die systembedingten Durchlassverluste deutlich verbessert. Bei einer Höchsttemperatur von 175 °C hat seine 1200V-Plattform (QEM50120-25D10) einen ultra-niedrigen Chip-RSP von 3,4 mΩ-cm² erreicht, und die 750V-Plattform hat ebenfalls 2,0 mΩ-cm² erreicht. Beide Spannungsplattformen haben eine extrem enge Streuung des Durchlasswiderstands von ±18 %, was die Überdimensionierung bei der Systementwicklung für Ingenieure stark reduziert. Die Gen 5-Technologie behält die ausgezeichneten Eigenschaften der Body-Diode und die niedrigen Schaltverluste der vorherigen Generation bei und erhöht die Junction-Temperatur auf 200 °C für kontinuierlichen Betrieb (bei maximaler Lebensdauer bis zu 215 °C).

Entwicklung des spezifischen Durchlasswiderstands RSP (bezogen auf die Gesamtfläche) eines 1200V-Chips bei 175 °C (Quelle: Wolfspeed)

ST, das sich mit seiner Planar-SiC-Technologie und der frühen Kooperation mit Tesla zu einem Weltmarktführer entwickelt hat, beeinflusst die Entscheidung von Automobilherstellern. Obwohl es in der Branche lange Zeit gerüchte gab, dass ST vollständig zur Trench-Struktur wechseln würde, zeigt der offizielle Roadmap in der Ankündigung seiner vierten Generation (Gen 4) SiC MOSFETs, dass seine nächste Generation (Gen 5) von Leistungshalbleitern weiterhin in der Planar-Camp bleiben wird und eine neue Hochleistungsdichte-Technologie auf Basis der Planar-Struktur nutzen wird. Diese Haltung der Vertrauen in die bewährte Technologie gibt den unsicheren Automobilherstellern Sicherheit.

Onsemi hat bisher keine neue SIC-Plattform vorgestellt. Die neueste Generation, die EliteSiC M3e, wurde im Juli 2024 eingeführt. Onsemi hat sich bisher nicht beeilt, eine revolutionäre neue Architektur zu entwickeln, weil es bereits vor zwei Jahren bei der Vorausschauenden Planung der Planar-Technologie die technischen Parameter weitgehend ausgeschöpft hat. Ohne die physikalische Trench-Technologie einzuführen, hat es die Durchlassverluste um etwa 30 % und die Abschaltverluste um bis zu 50 % gesenkt.

Dieses "alte Trumpf" zeigt immer noch eine beeindruckende Vitalität auf dem kommerziellen Markt im Jahr 2026: Vom Ende 2025 bis 2026 hat Xiaomi sein neues Elektro-SUV YU7 vorgestellt, dessen 800V-Hauptantriebsplattform hauptsächlich auf Onsemis M3e basiert.

Auf der Auto China 2026 im April hat Onsemi angekündigt, die strategische Partnerschaft mit NIO und Geely zu vertiefen und die verbesserte M3e-Plattform in die nächste Generation von 900V-Hochspannungs-Schnelllade-Strukturen einzuführen. Die offiziellen Daten zeigen, dass der 1200V M3e-Nacktchip in derselben Traktionsinverter-Gehäuse etwa 20 % höhere Ausgangsleistung liefern kann oder bei einer festen Leistungsstufe etwa 20 % weniger SiC benötigt.

Vielleicht erklärt gerade diese hohe Kosteneffizienz der hoch entwickelten Planar-Technologie, warum Onsemi kürzlich die eigene Produktion von Wafern in seiner tschechischen Fabrik reduziert hat - da die Planar