Huawei hat das "Tao-Gesetz" vorgeschlagen, um die eigene Evolutionsrichtung der chinesischen Chips zu finden.
Am 25. Mai fand in Shanghai die "International Symposium on Circuits and Systems" (ISCAS) 2026 statt, die von der Institute of Electrical and Electronics Engineers (IEEE) organisiert wurde.
Bei der Veranstaltung hielt He Tingbo, der Präsident der Halbleitergeschäftseinheit von Huawei, einen Vortrag mit dem Titel "Erforschung und Praxis neuer Wege für die Halbleiterentwicklung" und stellte ein neues Gesetz für die Halbleiterentwicklung vor:
Es sollte "Zeitverkürzung" anstelle von "geometrischer Verkleinerung" als neues Leitprinzip für die Entwicklung von Halbleitern und elektronischen Systemen eingesetzt werden. Durch innovative Technologien wie "Logic Folding" können die Signallaufzeiten kontinuierlich verkürzt und die Transistordichte erhöht werden, um so die kontinuierliche Entwicklung von Halbleitern und elektronischen Systemen zu erreichen.
Bild | Weibo @Renmin Ribao
Diese neue Theorie, die mit dem über fünfzig Jahre alten "Mooreschen Gesetz" gleichwertig ist, wird von Huawei als "Tau-Skalierungsgesetz" (Tau Scaling Law) bezeichnet.
Was ist das Tau-Skalierungsgesetz?
Was das Tau-Skalierungsgesetz angeht, müssen wir zunächst wissen:
Das "Tau" im "Tau-Skalierungsgesetz" repräsentiert nicht wie beim Mooreschen Gesetz den Namen einer Person, sondern die Zeitkonstante τ (griechischer Buchstabe Tau) in der integrierten Schaltungsentwicklung.
Der Begriff von τ selbst ist sehr einfach. Es repräsentiert die Geschwindigkeit, mit der sich die Signalspannung in einer Schaltung ändert (Aufladen oder Entladen) und kann mit der Grundformel τ = Widerstand R × Kapazität C berechnet werden.
Allgemeiner gesagt – obwohl wir normalerweise die binären Signale 0 und 1 eines Chips als "entweder - oder" - Zustände verstehen und annehmen, dass der Übergang zwischen ihnen augenblicklich erfolgt, ist dies in der realen Welt nicht der Fall.
Aufgrund der verschiedenen Formen von Widerständen und Kapazitäten im Inneren von Chips und Leitungen ändern sich die elektrischen Signale, die 0 und 1 repräsentieren, nicht augenblicklich.
Diese Signaländerung ähnelt eher einem Akku: Erst wenn der Akku fast voll aufgeladen ist, entspricht dies "1", und erst wenn er fast leer ist, entspricht dies "0".
Zwischen "vollständig leer" und "vollständig aufgeladen" gibt es eine sehr kurze Umschaltzeit, und diese Zeit ist τ.
Daher können Sie τ als einen "Frequenzparameter" ähnlich wie GHz verstehen. Beide ergänzen sich gegenseitig –
Je niedriger der Wert von τ ist, desto schneller kann der Chip zwischen 0 und 1 unterscheiden, desto schneller ist die Schaltfrequenz der Transistoren und desto höher ist natürlich auch die Geschwindigkeit, mit der der Chip Befehle pro Sekunde ausführt (GHz).
In den letzten fünfzig Jahren hat das Volumen der Transistoren einen großen Anteil am Chip eingenommen. Die Hauptursache der τ - Verzögerung lag in den Transistoren. Unter der Leitung des Mooreschen Gesetzes war die Optimierung des Transistorvolumens für die Erhöhung der Frequenz sehr effektiv.
Heute haben die 3 - nm - und 2 - nm - Transistoren selbst eine sehr geringe Verzögerung, aber die umgebenden Leitungen müssen extrem dünn gemacht werden, was zu einem erhöhten Innenwiderstand und einer größeren τ - Verzögerung führt. Makroskopisch gesehen wird es immer schwieriger, die Chipfrequenz zu erhöhen.
Genau in diesem Kontext hat Huaweis "Tau - Skalierungsgesetz" vorgeschlagen, einen anderen Weg zu gehen und nicht mehr die Transistordichte als Maßstab für die zukünftige Chipentwicklung zu verwenden –
Die Transistordichte selbst ist nicht mehr der Hauptfaktor, der die Frequenz begrenzt. Die zukünftige Aufgabe besteht darin, durch verschiedene Mittel den Wert von τ zu senken, um so die Chipfrequenz und - leistung zu verbessern.
Die dreidimensionale Stapelung wird zum Standard
Wenn wir auf He Tingbos Äußerung zurückblicken, können wir sehen, dass Huawei nicht nur ein zukünftiges Gesetz vorgeschlagen hat, sondern auch eine konkrete Methode für die Chipentwicklung unter dem neuen Gesetz angegeben hat: Logic Folding.
Dieser Begriff klingt sehr aufwändig, aber er repräsentiert etwas sehr Einfaches – die dreidimensionale Stapelung von Chips.
Mit anderen Worten, da die Leitungen heute die Hauptursache der Verzögerung sind, kann man die ursprünglich flache Schaltungsgestaltung in eine 3D - Struktur umwandeln, um zu vermeiden, dass die Leitungen umständlich verlaufen und den Innenwiderstand zu senken, um so die τ - Verzögerung zu optimieren.
Dies ist auch der Weg, den die weltweit führenden Chipdesigner und - hersteller gemeinsam gewählt haben.
Intels Foveros, AMDs 3D V - Cache und TSMCs SoIC sind im Wesentlichen verschiedene Lösungen für die dreidimensionale Gestaltung von Chipleitungen.
Somit wird das "Umgehen um einige hundert Mikrometer" zu einem "Aufstieg um einige zehn Mikrometer". Der Widerstand und die parasitäre Kapazität der Leitungen können effektiv reduziert werden, die τ - Verzögerung optimiert und die Makrofrequenz erhöht werden.
Abgesehen von der Verkürzung der Leitungslänge durch die dreidimensionale Stapelung wendet sich die gesamte Halbleiterindustrie ebenfalls einer anderen Technologie zu: Backside Power Delivery.
Nach Berechnungen verbraucht das Stromversorgungsnetz bei 5 - nm - Knoten und darunter fast 40 % der Waferoberfläche.
Das führt dazu, dass die Signalleitungen, um Platz für die Stromversorgungsleitungen und andere Strukturen zu schaffen, oft umständlich verlaufen müssen:
Bild | Bilibili @Geek Bay
Zusätzlich dazu, dass sie von den Transistoren immer dünner gedrückt werden, führt dies zu einer deutlichen Zunahme der durchschnittlichen Länge der Signalleitungen und der parasitären Kapazität, was dazu führt, dass die τ - Verzögerung außer Kontrolle gerät.
Intels PowerVia in Kombination mit der RibbonFET - Transistortechnologie kann in Tests eine Standardzellenflächennutzung von über 90 % erreichen und reduziert so den Druck bei der Chipverdrahtung erheblich.
Zurzeit ist nicht bekannt, welche Technologie für das Backside Power Delivery Network (BSPDN) Huawei entwickelt, aber es ist klar, dass die Logic - Folding - Technologie bereits die Stromversorgungsleistung berücksichtigt:
... auf Schaltungsebene: Die Verwendung der Logic - Folding - Architektur bricht die physikalischen Beschränkungen der herkömmlichen Schaltungsanordnung, verkürzt die Schlüsselpfadverdrahtung erheblich, senkt effektiv den Widerstand und die Kapazitätsbelastung der Signalübertragung und verbessert schließlich die Transistordichte und die Schaltungsleistung.
Wann kehrt Kirin zurück?
Nach all diesen technischen Begriffen wird man sich sicher nur eine Sache wünschen:
Wann kann ich es kaufen?
Die ISCAS 2026 ist jedoch nur ein technisches Forum, und He Tingbo hat auch nur ein "Gesetzeskonzept" vorgestellt. Beide liegen eher im Bereich der theoretischen Beratung.
Und wie bekannt ist, braucht es Zeit, bis eine Theorie in ein weit verbreitetes Produkt umgewandelt wird.
Laut offizieller Huawei - Information hat Huawei in den letzten sechs Jahren 381 Chipmodelle basierend auf dem Tau - Skalierungsgesetz entwickelt und in Serie produziert, die für viele Branchen, Bereiche und Marktpartner eingesetzt werden.
Der erste Kirin - Chip mit Logic - Folding - Technologie wird im Herbst dieses Jahres veröffentlicht, höchstwahrscheinlich als Teil der Mate 90 - Serie. Dies kann als Premiere von Huaweis dreidimensionaler Stapellösung auf dem Massenmarkt angesehen werden.
Bis 2031 wird die Transistordichte der von Huawei basierend auf dem Tau - Skalierungsgesetz entwickelten High - End - Chips das Niveau eines äquivalenten 1,4 - nm - (14 Å) - Prozesses erreichen.
Erst dann haben wir die Chance, die Endform eines Huawei - Chips mit "Logic Folding + Backside Power Delivery" zu sehen.
Es ist zu beachten, dass das Tau - Skalierungsgesetz, die Logic - Folding - Technologie usw. nicht nur auf Mobiltelefone beschränkt sind –
Vergessen Sie nicht, dass die Chips, die in Huaweis Computern, Fernsehern, Tablets usw. verwendet werden, im Wesentlichen Produkte aus der gleichen Quelle wie der Kirin - Chip sind.
Und wichtigere Produkte wie die zukünftigen AI - Prozessoren, Rechenkarten und Servercluster der Ascend - Serie von Huawei werden zweifellos die ersten Nutzer des Tau - Skalierungsgesetzes sein.
Bild | Huawei
Bei der ISCAS 2026 sagte He Tingbo auch:
... Die Zukunft gehört auf jeden Fall der offenen Zusammenarbeit. Auf dem Weg der Halbleiterentwicklung kann kein Unternehmen alle Antworten allein finden.
Unter dem Tau - Skalierungsgesetz hoffen wir, eng mit Wissenschaftlern, Ingenieuren und Branchenpartnern weltweit zusammenzuarbeiten, um die kontinuierliche Entwicklung der Halbleiter - und Elektronikindustrie voranzutreiben.
Wenn das immer wieder aktualisierte Mooresche Gesetz immer noch nicht in der Lage ist, die Realität objektiv widerzuspiegeln, ist es an der Zeit, dass die Technologiebranche eine neue Leittheorie sucht.