Nächste Generation von Speichermaterialien

In den letzten Jahren hat das Oxidhalbleiter-Material als vielversprechendes Material für die nächste Generation von Speicherarchitekturen breite Aufmerksamkeit erregt. Sein entscheidender Vorteil liegt darin, dass es die Realisierung von Logik- und Speicherbauelementen ermöglicht, die mit dem Back-End-of-Line (BEOL)-Prozess kompatibel sind. Dieser Artikel berichtet über die jüngsten Fortschritte und Herausforderungen bei BEOL-Speicherbauelementen auf Basis von Oxidhalbleiterkanälen, einschließlich DRAM-ähnlicher 1T-1C-Speicherzellen, kapazitorloser Verstärkerzellen und nichtflüchtiger ferroelektrischer Feldeffekttransistoren (Ferroelectric FET). Der Artikel analysiert die Schlüsselmerkmale des Oxidkanals und konzentriert sich insbesondere auf die Fortschritte bei den Material- und Bauelementeprozesstechnologien. Diese Fortschritte tragen dazu bei, die Kernparameter des Speichers, wie Dauerhaftigkeit, Datenserhaltungseigenschaften und Skalierbarkeit, zu verbessern. Diese Forschungsergebnisse bieten einen wertvollen Leitfaden für die Optimierung von Speicherbauelementen auf Basis von Oxidhalbleitern, um die Anforderungen der nächsten Generation von Anwendungen zu erfüllen.

Einführung

Die rasche Verbreitung von generativen Künstlichen Intelligenz-Anwendungen (wie Large Language Models, LLMs) hat einen Wandel hin zu einem datenzentrierten Rechenparadigma ausgelöst und einen beispiellosen Bedarf an neuen Speichertechnologien geschaffen. Diese Speichertechnologien müssen höhere Kapazitäten und Bandbreiten aufweisen und in Bezug auf die Energieeffizienz besser abschneiden, um die zunehmend komplexeren Workloads zu unterstützen. Um diesen Herausforderungen zu begegnen, werden Oxidhalbleiter (OS)-Kanalmaterialien zu wichtigen Kandidaten für die innovative Speicherzellendesign. Solche Designs sollen die bestehenden Speicherlösungen (wie SRAM, DRAM) ergänzen und durch die Realisierung von BEOL-kompatiblen Speicherarchitekturen die Hierarchie des Speichersystems verändern. Bemerkenswerterweise verfügen Speicher auf Basis von Oxidhalbleitern über einzigartige Eigenschaften, wie das Cell-over-Peripheral (COP)-Design, das auf ihrer Fähigkeit zur monolithischen Integration mit fortschrittlichen CMOS-Logikbauelementen beruht.

Bei n-Typ-Oxidhalbleitern wurden bemerkenswerte Fortschritte erzielt, einschließlich Materialien wie IGZO, InWO, InSnO und InO. Aufgrund ihrer ultraniedrigen Leckstrom-Eigenschaften und ihrer Kompatibilität mit einem niedrigen thermischen Budget von unter 400 °C sind diese Materialien die natürliche Wahl für die Zugriffstransistoren von BEOL-Speicherzellen. Die Suche nach p-Typ-Oxidkanalmaterialien mit vergleichbaren Eigenschaften bleibt jedoch noch immer eine Herausforderung. Dieser Bereich ist derzeit noch ein aktives Forschungsgebiet, und die Kombination mit n-Typ-Oxidhalbleitern verspricht neue Anwendungen, die weit über das Speichersystem hinausgehen. Tabelle I fasst die drei Haupttypen von BEOL-kompatiblen Speichern auf Basis von Oxidhalbleiterkanälen zusammen, die derzeit intensiv erforscht werden:

Tabelle I: Zusammenfassung der wichtigsten BEOL-kompatiblen Speicher auf Basis von Oxidhalbleiter (OS)-Kanälen

(1) DRAM-ähnliche 1T-1C-Speicherstrukturen mit ultraniedrigem Leckstrom und n-Typ-Oxidhalbleiter-Zugriffstransistoren;

(2) Kapazitorlose Verstärkerzellenspeicher, die aus n-Typ- und p-Typ-Oxidhalbleitertransistoren bestehen, in Strukturformen wie 2T-0C oder nT-0C;

(3) Ferroelektrische Feldeffekttransistoren, die durch die Kombination eines n-Typ-Oxidhalbleiterkanals mit einem auf Hf basierenden ferroelektrischen Dielektrikum gebildet werden

In diesem Artikel werden die neuesten Fortschritte bei der Speicherzellentechnologie auf Basis von Oxidhalbleitern (OS) vorgestellt und die Fortschritte und Herausforderungen bei der Material- und Bauelemententwicklung zur Erfüllung der Leistungsanforderungen diskutiert. Durch die Untersuchung von n-Typ- und p-Typ-Oxidkanälen sollen die Schlüsselfaktoren, die das Bauelementedesign, die Skalierbarkeit und die Zuverlässigkeit in neuartigen Speicherarchitekturen beeinflussen, aufgezeigt werden.

n-Typ-OS-Transistoren für DRAM-ähnliche 1T-1C-Speicher

Kürzlich wurde auf einem fortschrittlichen Logikplattform ein 1T-1C-Speicherchip mit n-Typ-Oxidhalbleitertransistoren vorgestellt, der eine hohe Reife in Bezug auf das Herstellungsprozess und die Fabrikkompatibilität aufweist und hervorragende Leistungen erzielt (siehe Abb. 1(a)). Der Chip hat bei einer Versorgungsspannung VDD von 0,75 V eine zufällige Zykluszeit von 8 ns und eine Haltezeit von 128 ms erreicht und zeigt bei 85 °C mehrere Jahre an Zuverlässigkeit (siehe Abb. 1(b)). Das gesamte Speicherzellenarray ist in COP-Struktur monolithisch auf den CMOS-Peripherieschaltungen integriert, was durch die Minimierung der Signallaufzeit erhebliche Vorteile bei der Dichteerweiterung sowie der Verringerung von Verzögerung und Leistungsaufnahme bietet. Die n-Typ-Oxidhalbleitermaterialien wurden bereits ausführlich untersucht, und ihre Reife hat eine Schlüsselrolle bei diesem Durchbruch gespielt.

Abb. 1: (a) TEM-Aufnahme eines BEOL 1T-1C-Speichers in COP-Struktur; (b) Shmoo-Diagramm des 1T-1C-Speicherchips, das eine gute Leistungsreserve zeigt.

Um die strengen Leistungs- und Zuverlässigkeitsanforderungen zu erfüllen, müssen jedoch noch einige Schlüsselherausforderungen gelöst werden: (1) Die Erzielung eines hohen Antriebsstroms (ION) in Kurzkanalbauelementen (LG < 30 nm) durch die Optimierung des Kontaktwiderstands (RC), um einen Betrieb mit ultraniedriger Spannung (< 0,75 V) zu ermöglichen und damit den Leistungsbedarf zu verringern; (2) Die Regelung der Schwellenspannung (VT), um den Leckstrom zu unterdrücken und gleichzeitig eine robuste Schaltungsfunktion aufrechtzuerhalten; und (3) Die Prozess- und Passivierungssteuerung, um die VT-Schwankungen zu verringern und die Zuverlässigkeit zu verbessern. Abb. 2 zeigt ein Schema der Strategien zur Optimierung der Leistung von n-Typ-OS-Transistoren.

Abb. 2: Schema der Strategien zur Optimierung der Leistung von n-Typ-OS-Transistoren.

Bei n-Typ-OS-Bauelementen mit reduzierter Größe ist die Reduzierung des Kontaktwiderstands (RC) für die Verbesserung von ION von entscheidender Bedeutung. Abb. 3(a) vergleicht die ID–VG-Eigenschaften vor und nach der RC-Optimierung, wobei die Optimierungsmaßnahmen umfassen: (1) Die Verringerung der Oberflächenschäden, die während des Kontaktätzprozesses entstehen, durch die Kontaktprozess-Engineering; (2) Die Reduzierung der Schottky-Barrierenhöhe (SB) zwischen Metall und Halbleiter durch die Optimierung der Kontaktzwischenschicht (IL). Durch die Kombination dieser Methoden wurde ein RC-Wert von weniger als 500 Ω·μm erreicht (siehe Abb. 3(b)).

Abb. 3: (a) Vergleich der ID–VG-Eigenschaften vor und nach der Kontaktwiderstands (RC)-Optimierung; (b) Die RC-Werte, die durch die TLM-Methode extrahiert wurden, zeigen, dass der RC nach der Optimierung unter 500 Ω·μm liegt.

Im Gegensatz zu Siliziumtransistoren erfordern Transistoren auf Basis von Oxidhalbleitern bei der VT-Regelung und der Kontrolle ihrer Schwankungen grundlegend andere Methoden, die die genaue Regelung des feinen Gleichgewichts zwischen der Metallionenkonzentration, den Sauerstoffleerstellen und dem Wasserstoffgehalt im OS-Kanal betreffen. Abb. 4 zeigt die breite Einstellbarkeit der VT von OS-Transistoren durch die genaue Kontrolle der Kanalzusammensetzung. Diese Methoden führen jedoch oft zu einem unerwünschten Kompromiss zwischen VT und ION, sodass weiterhin Forschung bei der Material- und Prozessoptimierung erforderlich ist, um dieses Problem zu lösen.

Abb. 4: Die Einstellbarkeit von VT durch die genaue Kontrolle der Oxidhalbleiter (OS)-Kanalzusammensetzung zeigt einen typischen Kompromiss zwischen VT und ION.

Die Zuverlässigkeitsleistung (einschließlich der positiven und negativen Bias-Temperatur-Instabilität, PBTI/NBTI) ist bei OS-Kanaltransistoren stark von der Anwesenheit von Wasserstoff abhängig. Studien haben gezeigt, dass in n-Typ-OS-Systemen aufgrund der Wasserstoffdiffusion und der Defektbildung komplexe PBTI- und NBTI-Verhaltensweisen auftreten. Um diese Effekte zu verringern, wurden Oberflächenbehandlungen und Passivierungsmethoden eingesetzt, um den Wasserstoffgehalt zu minimieren und seine Diffusion in den Kanal während des Prozesses zu verhindern, wie in Abb. 5 gezeigt.

Abb. 5: SIMS-Tiefenprofil des OS-Kanals, das zeigt, dass der Wasserstoffgehalt im Kanal durch die Oberflächenbehandlung und die Passivierung effektiv reduziert wurde.

Abb. 6 zeigt die Dauertest-Ergebnisse eines 1T-1C-Speicherchips, der mit einem optimierten Prozessablauf hergestellt wurde. Nach 10¹⁴ Zyklen bei 85 °C liegt die Bitfehlerrate (BER) immer noch unter 1 ppm. Abb. 7 zeigt die Leistung eines optimierten n-Typ-OS-Bauelements bei 25 °C sowie die kumulativen Verteilungslinien von VT und ION, was die Robustheit des Prozesses mit geringen Unterschieden zwischen den Chips auf einem gesamten Wafer bestätigt. Die Leistungskennwerte sind in Tabelle II aufgeführt. Bei der kürzesten Gatelänge (LG < 30 nm) wurde der höchste ION bei positivem VT erreicht.

Abb. 6: Dauertest-Ergebnisse eines 1T-1C-Speicherchips. Nach 10¹⁴ Zyklen bei 85 °C liegt die Bitfehlerrate (BER) immer noch unter 1 ppm.

Abb. 7: Kumulative Verteilung der Schwellenspannung (VT) von optimierten n-Typ-OS-Bauelementen auf einem 300-mm-Wafer.

p-Typ-OS-Transistoren in 2T-0C-Verstärkerzellen

Die kapazitorlose 2T-0C-Verstärkerzelle (GC), die aus einem Schreibtransistor und einem Lese-Transistor besteht, ermöglicht einen zerstörungsfreien Lesezugriff und ist eine vielversprechende Lösung für Anwendungen mit hoher Dichte von On-Chip-Speichern. Verstärkerzellen auf Basis von Oxidhalbleitern (OS) wurden in beiden Konfigurationen n–n und n–p bestätigt. Die Funktion der 2T-0C-Verstärkerzelle wird hauptsächlich durch die Ladung bestimmt, die an der Speichernode (SN) zwischen den Schreib- und Lese-Transistoren gespeichert wird, und ist insbesondere empfindlich gegenüber der kapazitiven Kopplung zwischen der Schreibwortleitung (WWL) und der SN. Die ultraniedrigen Leckstrom-Eigenschaften von n-Typ-OS-Transistoren machen sie zu idealen Kandidaten für Schreibtransistoren, da sie in Standby-Zustand die Ladung an der SN effektiv halten können. Andererseits ist der p-Typ-Kanal aufgrund der schwächeren kapazitiven Kopplung besser geeignet als der n-Typ-Kanal für den Lese-Transistor, da er so ein größeres Sensierfenster für den Lesezugriff bietet.

Obwohl die n-Typ-OS-Technologie relativ reif ist, sind die Fortschritte bei der Forschung von p-Typ-OS-Materialien immer noch begrenzt und herausfordernd. In den letzten Jahren ist Zinnoxid (SnO) als vielversprechendes p-Typ-Oxidhalbleitermaterial aufgrund seiner guten thermischen Kompatibilität (bis ca. 350 °C), seiner Wasserstofft