TSMC 2nm, die Arbeit ist abgeschlossen.

Am 29. Dezember 2022 kündigte TSMC die Massenproduktion des 3-nm-Waferfertigungsprozesses an.

Im Dezember 2025 ist die „Endprüfung“ des 2-nm-Prozesses offiziell in die Bewertungsphase eingetreten.

Zuvor hatten die drei Giganten TSMC, Samsung und Intel fast gleichzeitig angekündigt, den fortschrittlichen 2-nm-Prozess im vierten Quartal 2025 zu meistern, wodurch das Rennen um die Spitzentechnologie in der Chipfertigung in die heiße Phase wechselte. In der letzten Woche des vierten Quartals ist, unter der intensiven Aufmerksamkeit aller Akteure in der Branche, das größte Rätsel des Halbleiterbereichs in diesem Jahr endlich mit einem entscheidenden Vorhangaufzug gekrönt worden.

01

TSMC liefert die 2-nm-Abgabe

Am vergangenen Montag bemerkte die Branchenseite „Halbleiterindustrie panorama“, dass TSMC auf seiner offiziellen Webseite für die 2-nm-Technologie eine Erklärung abgab: „TSMCs 2-nm- (N2) Technologie hat wie geplant im vierten Quartal 2025 mit der Massenproduktion begonnen.“

Von der Perspektive der Leistungssteigerung aus gesehen hat das N2 das Ziel, bei gleicher Leistung die Leistung um 10 % bis 15 % zu erhöhen und den Stromverbrauch um 25 % bis 30 % zu senken. Bei einer Mischung aus Logik, Analog- und SRAM-Design wird die Transistor-Dichte um 15 % höher als beim N3E. Bei einem reinen Logikdesign liegt die Transistor-Dichte 20 % höher als beim N3E.

TSMCs N2-Prozess ist der erste Prozessknoten der Firma, der Ring-Gate-Nanosheet-Transistoren (GAA) verwendet. Bei diesen Transistoren umgibt das Gate vollständig den Kanal, der aus horizontal gestapelten Nanosheets besteht. Diese Geometrie verbessert die elektrostatische Steuerung, verringert den Stromverlust und ermöglicht kleinere Transistoren, ohne die Leistung oder die Energieeffizienz zu beeinträchtigen, was schließlich die Transistor-Dichte erhöht. Darüber hinaus hat der N2-Prozess auch ultrahochleistungsfähige Metall-Isolator-Metall- (SHPMIM) -Kondensatoren in das Stromversorgungsnetzwerk integriert. Die Kapazitätsdichte dieser Kondensatoren ist mehr als doppelt so hoch wie bei der vorherigen SHDMIM-Design, und der Schichtwiderstand (Rs) und der Via-Widerstand (Rc) werden um 50 % reduziert, was die Stromversorgungsstabilität, die Leistung und die Gesamteffizienz verbessert.

Die Fabriken in Baoshan (Fab 20) und Kaohsiung (Fab22) auf Taiwan sind die ersten Waferfabriken von TSMC für den 2-nm-Prozess. Alle 2-nm-Kapazitäten dieser beiden Fabriken für das Jahr 2026 sind bereits reserviert, wobei Apple mehr als die Hälfte der Anfangskapazität beansprucht. Zu den anderen 2-nm-Kunden gehören auch Qualcomm, MediaTek, AMD und NVIDIA sowie andere führende Chiphersteller.

Es ist zu beachten, dass TSMC nicht der erste Hersteller ist, der die Massenproduktion des 2-nm-Prozesses ankündigt. Ähnlich wie beim 3-nm-Prozess hat Samsung erneut die Technik zuerst umgesetzt.

02

Der 2-nm-Prozess: Samsungs „letzter Kampf“ in der Fertigungsbranche

Für Samsung ist dieser erste Schritt in den 2-nm-Prozess ein letzter Kampf für das Schicksal seiner Fertigungsgeschäfte.

Am 19. Dezember 2025 gab Samsung Electronics offiziell den weltweit ersten mobilen Anwendungs-Prozessor (AP) Exynos 2600 auf Basis des 2-nm-Prozesses vor und kündigte an, dass dieser neue Chip in die Massenproduktion gegangen ist. Dem Bericht zufolge hat dieser Chip ein Zehn-Kern-Design basierend auf der neuesten Arm-Architektur. Die CPU-Berechnungsleistung ist im Vergleich zum Vorgängerprodukt (Exynos 2500) um bis zu 39 % erhöht; dank der leistungsstarken NPU wird die Leistung bei generativer KI um 113 % verbessert.

Was noch bemerkenswerter ist, hat Samsung in diesem Chip erstmals die Hot-Path-Blockade (HPB) -Technologie eingeführt, die den Wärmewiderstand um bis zu 16 % senkt, um das negative Image der Exynos 2100- und 2200-Serie wegen Leistungseinbußen durch Überhitzung endgültig zu beseitigen. Man muss bedenken, dass Samsung aufgrund des früheren Überhitzungsproblems hohe Kosten gezahlt hat: Im zweiten Halbjahr 2022 hat der Kernfertigungskunde Qualcomm alle Bestellungen für Prozesse unter 4 nm an TSMC verlagert; selbst Samsungs eigenes Mobilgeschäftsfeld (MX) hat im Galaxy S25 den selbst entwickelten Exynos AP fallen gelassen und stattdessen den Qualcomm Snapdragon 8 Elite-Chip verbaut, was Samsungs Fertigungsgeschäft in eine schwierige Lage brachte.

Tatsächlich hat Samsung schon früher bei fortschrittlichen Prozessen einen aggressiven Ansatz verfolgt. Bereits 2022 war Samsung der erste weltweit, der den 3-nm-Prozess auf den Markt brachte, und der erste Hersteller, der die GAAFET-Transistor-Technologie einsetzte. Doch das Problem mit der Ausbeute ist bis heute seine Todesfalle - im ersten Quartal 2024 wurde bekannt, dass die Ausbeute des 3-nm-Prozesses unter 20 % lag, und Samsung kämpft immer noch hart, um die Ausbeute zu verbessern. Bei diesem 2-nm-Prozess setzt Samsung erneut auf die GAA-Architektur. Obwohl die derzeit bekannte Ausbeute zwischen 50 % und 60 % liegt, beobachtet die Branche noch mit Vorsicht, ob Samsung in der Lage ist, in großem Maßstab zu liefern.

Allerdings hat Samsung nicht nur Schwächen. Laut Informationen hat der Waferfertigungsbereich von Samsung Electronics intensive Verhandlungen mit AMD aufgenommen. Beide Seiten planen, auf Basis der zweiten Generation des 2-nm-Prozesses (SF2P) eine nächste Generation von CPU-Produkten gemeinsam zu entwickeln. Das Zielprodukt könnte der EPYC Venice-Serie von Prozessoren entsprechen. Bei der Technologiekollaboration wird Samsung die Multi-Project-Wafer- (MPW) -Technologie nutzen, um AMD einen Prototypendienst für Chips anzubieten. Diese Technologie, die es ermöglicht, mehrere Designprojekte auf einem einzigen Wafer zu integrieren, kann die Anfangsentwicklungskosten erheblich senken. Laut Insider-Quellen könnten beide Seiten Anfang nächsten Jahres einen endgültigen Kooperationsvertrag abschließen, was ein wichtiger Wendepunkt für Samsungs Fertigungsgeschäft wäre.

Neben TSMC und Samsung sind noch zwei weitere Unternehmen am Wettlauf um den 2-nm-Prozess beteiligt: Intel und Rapidus.

Intel hat kürzlich auch die Fortschritte bei seinem 18A-Prozess bekannt gegeben. Der erste Client-SoC auf Basis des Intel 18A-Prozesses - der nächste Generation von AI-PC-Prozessor mit dem Code-Namen Panther Lake - wird in Intels neuesten Waferfabrik produziert. Panther Lake vereint nicht nur die hohe Energieeffizienz von Lunar Lake mit der hohen Leistung von Arrow Lake, sondern auch die Multicore-Leistung ist bei gleicher Leistung um 50 % verbessert, die Grafikleistung um über 40 % und die gesamte KI-Rechenleistung beträgt sogar 180 TOPS.

Gaosong, Vizepräsident von Intel und Leiter der Softwareentwicklung und des Clientproduktbereichs in China, sagte, dass Intel Panther Lake auf der CES im Januar nächsten Jahres offiziell vorstellen wird.

Der japanische Waferhersteller Rapidus hat die Testproduktion von 2-nm-Wafern gestartet und plant, den 2-nm-Prozess in seiner IIM-1-Fabrik 2027 in die Massenproduktion zu bringen. Laut Informationen hat die IIM-1-Fabrik bereits die Prototypenherstellung von Testwafern mit der 2-nm-GAA-Transistor-Technologie begonnen. Rapidus hat bestätigt, dass die frühen Testwafer die erwarteten elektrischen Eigenschaften erreicht haben, was bedeutet, dass die Fabrikausrüstung normal funktioniert und die Prozessentwicklung reibungslos verläuft.

03

Ein Preissturm wütet los

Das Quartalsumsatz der zehn größten Weltweit Waferfertigungsunternehmen im dritten Quartal 2025 belief sich auf 45,086 Milliarden US-Dollar, was höher ist als im vorherigen Quartal mit 41,718 Milliarden US-Dollar, eine Steigerung von 8,1 % gegenüber dem Vorquartal.

Betrachtet man die einzelnen Unternehmen, so ist TSMC immer noch das Unternehmen mit dem höchsten Umsatz und Marktanteil. Sein Umsatz im dritten Quartal belief sich auf 33,063 Milliarden US-Dollar, höher als im vorherigen Quartal mit 30,239 Milliarden US-Dollar, was einer Steigerung von 9,3 % gegenüber dem Vorquartal entspricht. Der Marktanteil stieg von 70,2 % im Vorquartal auf 71 %, eine weitere Verbesserung.

Die übrigen neun Unternehmen: Samsung, SMIC, UMC, GlobalFoundries, Huahong, World Advanced, HXTC, Tower Semiconductor und Powerchip zusammen haben einen Marktanteil von 29 %.

Die Quartalsbilanz von TSMC für das dritte Quartal zeigt, dass die fortschrittlichen Prozesse (definiert als Technologien von 7 nm und darunter) insgesamt 74 % des gesamten Waferumsatzes ausmachten. Dabei machten die Lieferungen des 3-nm-Prozesses 23 % des gesamten Waferumsatzes aus; die Lieferungen des 5-nm-Prozesses 37 %; die Lieferungen des 7-nm-Prozesses 14 %. Die Gewinnspanne von TSMC im dritten Quartal betrug 59,5 %, was im Vergleich zum Vorjahr (57,8 %) um 1,7 Prozentpunkte und im Vergleich zum Vorquartal (58,6 %) um 0,9 Prozentpunkte höher ist.

Der 2-nm-Prozess ist nicht nur ein technologischer Wettlauf, sondern auch ein Wettstreit um die Kosten und die Preissetzungsmacht.

Neueste Berichte zeigen, dass TSMC plant, die 2-nm-Kapazität im Jahr 2026 auf 100.000 Wafer pro Monat zu erhöhen. Im Vergleich zum 3-nm-Prozess hat der 2-nm-Prozess eine bessere Kostenstruktur und eine höhere Endanforderung, was der Kernmotor ist. Bezüglich der Preise heißt es aus Marktkreisen, dass der Preis für TSMCs 2-nm-Wafer über 30.000 US-Dollar liegen wird, fast doppelt so hoch wie für 4-nm-Wafer.

Nach der neuesten Studie von Semi Analysis hat der durchschnittliche Verkaufspreis (ASP) von TSMCs Wafern in den letzten zwanzig Jahren einen deutlichen „Absturzanstieg“ gezeigt: Die 20 Jahre von 2005 bis heute können in zwei Phasen unterteilt werden: 2005 - 2019 und 2019 - 2025.

Obwohl die Zeitspanne von 2005 bis 2019 14 Jahre lang war, stieg der durchschnittliche ASP von TSMCs Wafern nur um 32 US-Dollar pro Wafer, was einer durchschnittlichen jährlichen Wachstumsrate (CAGR) von nur 0,1 % entspricht. Die Kosten der Warenverkauf (COGS) hatten auch die gleiche Wachstumsrate von 0,1 %. Nach 2019 hat sich die Situation rapide geändert. Der durchschnittliche ASP stieg um 133 %, was einer durchschnittlichen jährlichen Wachstumsrate von 15,2 % entspricht, während die Kosten nur um 10,1 % stiegen. Insgesamt stieg der Gewinn pro Wafer um das 3,3-fache.

Der Grund dafür ist, dass TSMC 2018 mit der Massenproduktion des EUV-Prozesses begann und 2019 die Produktion erhöhte. Heute liegt der durchschnittliche ASP von TSMCs Wafern bei 7.000 US-Dollar. Im Vergleich dazu liegt der durchschnittliche ASP von SMICs Wafern im dritten Quartal nur bei 924 US-Dollar.

Im November hieß es aus Marktkreisen, dass TSMC seine Kunden informiert hat, dass ab September ein vierjähriger Preiserhöhungsplan für fortschrittliche Prozesse unter 5 nm in Kraft treten wird. Die Höhe der Preiserhöhung wird je nach dem Einkaufslevel und der Kooperationssituation der einzelnen Kunden variieren. Der Preis für den begehrtesten 3-nm-Prozess soll um mindestens einstellige Prozentpunkte steigen. Die Branche beschreibt dies als „die erste langfristige Preiserhöhung seit der AI-Ära“.

Analysten gehen davon aus, dass TSMCs beispiellose Entscheidung, einen vierjährigen Preiserhöhungsplan zu starten, mit MediaTEKs Aussage übereinstimmt, dass es die Chip-Preise anpassen werde, um die Kosten wiederzugeben. Dies wird voraussichtlich die nächste Welle von Chip-Preiserhöhungen auslösen. Marktforschungsunternehmen haben festgestellt, dass aufgrund der weltweiten Inflation und der erhöhten Kosten für das Aufbauen von Fabriken im Ausland und die Produktion wird TSMC voraussichtlich ab 2026 die Preise für Prozesse unter 5 nm um etwa 5 - 10 % erhöhen, um die hohe Gewinnspanne aufrechtzuerhalten.

Es heißt, dass Samsungs 2-nm-Prozess Ende 2026 eine monatliche Kapazität von 21.000 Wafern erreichen könnte. Im Vergleich dazu war das geplante Ziel für 2024 eine monatliche Produktion von 8.000 Wafern. Dies bedeutet, dass Samsung möglicherweise in nur zwei Jahren ein Wachstum von 163 % erzielen könnte.

Wenn der 2-nm-Prozess in die „Bewertungsphase“ eintritt, stellt sich eine noch tiefgründigere Frage: Die Grenzen der Prozessverkleinerung sind in greifbarer Nähe. Wohin wird dieser seit Jahrzehnten andauernde Wettlauf führen? Aus der Branchenperspektive ist der 2-nm-Prozess keinesfalls das „Endziel“, aber die Kern