Die Erarbeitung der weltweit ersten Speicher-Berechnungseinheit-Standards für RISC-V wird gestartet.

Im Zeitalter des rasanten Fortschritts von Künstlicher Intelligenz (KI) und des exponentiellen Anstiegs des Rechenleistungswunsches steht die chinesische Chipindustrie vor drei zentralen Herausforderungen. Die Blockade fortschrittlicher Chiptechnologien und die inhärenten Grenzen traditioneller Architekturen haben die Rechenleistungsdichte, die Software- und Hardware-Ökosysteme sowie die Datenbandbreite zu den "drei großen Hindernissen" für die industrielle Aufwertung gemacht.

36Kr hat erfahren, dass die 3D-CIM (Three-Dimensional Computation-In-Memory)-Technologie, die von Hangzhou Micro-Nano Core Technology Co., Ltd. (MNCT) auf dem RISC-V Computation-In-Memory Industrie-Forum und der Eröffnungsveranstaltung der Anwendungsgruppe vorgestellt wurde, in tiefgehender Weise mit der offenen und flexiblen RISC-V-Architektur integriert ist und sich als der Schlüsselweg zur Überwindung der Schwierigkeiten und zur Förderung der Iteration chinesischer Chips etabliert.

1. Die "drei großen Hindernisse" der chinesischen Chipindustrie

1) Engpass bei der Rechenleistungsdichte aufgrund des Mangels an fortschrittlichen Technologien

Derzeit befinden sich die chinesischen 3nm/5nm fortschrittlichen Technologien noch in der Forschungs- und Entwicklungsstufe und können kurzfristig nicht in Serie produziert werden. Wenn Chips mit traditionellen Technologien die klassische von-Neumann-Architektur beibehalten, weisen sie eine geringe Rechenleistungsdichte auf, die weit von den Anforderungen großer Modelle mit hunderten von Milliarden Parametern entfernt ist.

2) Engpass bei den Software- und Hardware-Ökosystemen aufgrund der Abhängigkeit von fremden Ökosystemen

Die chinesische KI-Chipindustrie ist seit langem auf die geschlossenen Ökosysteme der USA und des Westens angewiesen. Insbesondere das CUDA-Ökosystem hat die Softwareketten für das Training und die Inferenz von KI-Modellen fast monopolisiert. Sollte das externe Ökosystem eingeschränkt werden, würden Unternehmen auch mit Hochleistungs-Chips vor der Schwierigkeit stehen, über Hardware, aber keine Software zu verfügen.

3) Engpass bei der Software- und Hardware-Bandbreite aufgrund der traditionellen von-Neumann-Architektur

In der traditionellen von-Neumann-Architektur sind die Rechen- und Speichereinheiten getrennt, und Daten müssen über die Busleitung häufig transportiert werden, was zu einem "Speicherwand"-Engpass führt. Wenn die Parameteranzahl eines großen Modells auf hunderten von Milliarden ansteigt, wächst der Datenverkehr exponentiell, und ein Mangel an Bandbreite führt zu einem drastischen Rückgang der Inferenzeffizienz.

2. Die 3D-CIM-Technologie kann die Schwierigkeiten überwinden

Als Reaktion auf die oben genannten Probleme der Chipindustrie hielt am 9. September Prof. Ye Le, der Chefwissenschaftler von MNCT, auf dem RISC-V Computation-In-Memory Industrie-Forum und der Eröffnungsveranstaltung der Anwendungsgruppe einen Vortrag mit dem Titel "Three-Dimensional Computation-In-Memory 3D-CIM: Bereitstellung von Fähigkeiten für das RISC-V KI-Ökosystem".

Er erklärte, dass die 3D-CIM-Technologie als die Integration von Rechenfähigkeiten in den Speicher verstanden werden kann. Sie ist eine innovative Chiptechnologie, die im Kontext des exponentiellen Anstiegs des Rechenleistungswunsches von großen KI-Modellen entstanden ist. Diese Technologie kann die Berechnungen im Speicher durch die Integration von SRAM Computation-In-Memory und der dreidimensionalen Staplung von DRAM durchführen und kann die Kosten für den Datenverkehr grundlegend beseitigen. Sie wird als der Schlüsselweg zur Fortsetzung des Wachstums der Rechenleistung in der Post-Moore-Zeit angesehen.

Der Kernbruch durch die 3D-CIM-Technologie liegt in der SRAM Computation-In-Memory-Entwurf. Durch die Integration der Rechen- und Speichereinheiten kann die Tensorberechnung (99 % der Berechnungen in KI-Szenarien) direkt im Speicher durchgeführt werden, was die Rechenleistungsdichte erheblich verbessert. Mehrere Tape-Outs von SMIC haben bestätigt, dass die Rechenleistungsdichte von herkömmlichen NPU/GPU bei 7nm-Technologie bei 22nm-Technologie erreicht werden kann, und die Rechenleistungseffizienz wird um das 5- bis 10-fache verbessert. In Bezug auf die Kosten kann die 22nm SRAM Computation-In-Memory-Chip, basierend auf einer rein chinesischen Lieferkette, die Kosten im Vergleich zu 7nm-Chips um das 4-fache reduzieren.

Das Kernentwicklungsteam der 3D-CIM-Technologie wird von Prof. Ye Le, dem Chefwissenschaftler von MNCT, geleitet und versammelt Spitzenkräfte auf den Gebieten der Chipentwicklung und der Architekturinnovation. Das Team hat sich seit über zehn Jahren auf das Gebiet der Computation-In-Memory spezialisiert und hat in den letzten sechs Jahren 14 Messergebnisse von AloT-Chips, die die aktuelle Weltrekorde brechen, auf der "Internationalen Olympischen Spiele der integrierten Schaltkreise" ISSCC veröffentlicht. Ihre Ergebnisse wurden für den "Besten Chip Award 2021" (erstmalig in China gewonnen, zusammen mit Chips von Intel) und den "Besten Paper Award 2024" (ebenfalls erstmals in China gewonnen) nominiert.

3. Das Ökosystem und die Anwendungsaussichten der 3D-CIM-Technologie

Darüber hinaus kann die offene und flexible RISC-V-Architektur die 3D-CIM-Technologie auf natürliche Weise ergänzen. Die Integration beider kann nicht nur die Anforderungen von großen KI-Modellen an hochparallele und energieeffiziente Berechnungen präzise erfüllen, sondern auch den Druck der externen Technologieblockade effektiv lindern und einen positiven Zyklus für die Iteration und die Leistungssteigerung chinesischer Chiptechnologien aufbauen.

RISC-V ist eine offene Befehlssatzarchitektur aus der Universität von Kalifornien, Berkeley. Ihr Kernvorteil liegt in ihrer "Offenheit, Flexibilität und Erweiterbarkeit" - im Gegensatz zu X86 (geschlossene Monopolarchitektur) und ARM (lizenzpflichtig), erlaubt RISC-V es globalen Entwicklern, den Befehlssatz frei zu modifizieren und zu erweitern, ohne hohe Lizenzgebühren zu zahlen.

Als Leiterinstitution der RISC-V Computation-In-Memory Anwendungsgruppe arbeitet MNCT mit Unternehmen entlang der gesamten Wertschöpfungskette zusammen, um die ökosystemische Umsetzung der 3D-CIM-Technologie und der RISC-V-Architektur voranzutreiben.

MNCT teilt die Anwendungsaussichten der 3D-CIM-Technologie in kurz-, mittel- und langfristige Phasen auf. Kurzfristig soll die Technologie in Endgeräten großer Modelle eingesetzt werden, um Endgeräte wie Smartphones und AIPC mit KI großer Modelle zu befähigen. Mittelfristig soll die Technologie auf die Anwendungen von großen Modellen in der Cloud erweitert werden. Die 3D-CIM-Chips können in Kombination mit chinesischen CPU/GPU die Referenzlösungen von NVIDIA umgehen oder sogar übertreffen und eine wettbewerbsfähigere Rechenleistung für das Training und die Inferenz von großen Modellen in der Cloud bieten. Langfristig soll die Technologie in neue Anwendungsgebiete wie die Embodied Intelligence (KI-Roboter) vorstoßen.

An der Anwendungsseite hat MNCT bereits mit mehreren führenden Unternehmen auf den Gebieten von Smartphones, PCs und Servern zusammengearbeitet. An der Lieferseite arbeitet es mit führenden chinesischen Unternehmen auf den Gebieten der Prozessierungstechnologie, RISC-V-Partnern und chinesischen Speicherherstellern zusammen, um die Ressourcen der gesamten Wertschöpfungskette zu integrieren und die 3D-CIM-Technologie von der Laborphase in den Markt zu bringen.

(Autor: Feng Yaling)